ChainCatcherの情報によると、材料業界の関係者によると、9月2日、TSMCは、高帯域幅メモリ（HBM）とAIアクセラレーターの先進パッケージングにおいて、短期間はハイブリッド結合ではなく従来のマイクロバンプ技術を継続して使用すると予想されている。関連材料の開発サイクルを考慮すると、より細ピッチのマイクロバンプは、HBM4の後期およびHBM5の初期まで引き続き使用される見込みである。TSMCは、約5マイクロメートル級バンプの接合およびアンダーフィルソリューションの開発を材料および装置パートナーに要請しており、韓国および日本のサプライヤーはすでに開発を開始している。5μm級バンプの量産は2028年後半から開始される見込みである。現在、第3世代拡張HBMであるHBM3Eのバンプ高さは約15–25μmであり、HBM4は約10μmに近づいている。日本の材料サプライヤーは、15μm以下での品質保証が困難であると以前から述べている。バンプの短縮および微細化は、HBMキューブの高さ制限とより高いインターコネクト密度の要請によるものである。JEDECはHBMスタックの最大高さを775μmと定めている。TSMCの先進的CoWoSパッケージングでは、GPUとメモリサプライヤーが組み立てたHBMスタックがマイクロバンプを介してシリコンインターポジターに取り付けられており、16層のDRAMチップスタックはSK hynixや三星電子などがHBMパッケージ内で実現している。第1世代および第2世代HBMは大きなはんだバンプを使用していたが、HBM3世代頃からマイクロバンプが主流となった。SK hynixはMR-MUFプロセスを、三星電子はTC-NCFを採用している。ハイブリッド結合は、銅パッドを直接接合することでより薄く、より高密度なインターコネクトを実現できるが、TSMCはSoICプラットフォームでロジックチップスタックに使用しており、HBMでは依然としてマイクロバンプがインターポジターとの接続に用いられている。
TSMCは、HBM5までHBMにマイクロバンプパッケージングを継続使用する
Chaincatcher共有
概要
ChainCatcherによると、TSMCはHBM5までAIチップのHBMにマイクロバンプパッキングを継続する。同社は2028年の量産に向けて、5マイクロメートルバンプソリューションをサプライヤーと共同で開発中。HBM3Eは15～25μmのバンプを使用し、HBM4は10μmへ移行している。リスクとリワードの比率を評価するトレーダーは、パッキング技術がチップのパフォーマンスやコストに与える影響に注目すべきだ。暗号資産のテクニカル分析では、HBMの採用が拡大するにつれて、半導体関連資産に注目することを推奨している。
出典:原文を表示
免責事項: 本ページの情報はサードパーティからのものであり、必ずしもKuCoinの見解や意見を反映しているわけではありません。この内容は一般的な情報提供のみを目的として提供されており、いかなる種類の表明や保証もなく、金融または投資助言として解釈されるものでもありません。KuCoinは誤記や脱落、またはこの情報の使用に起因するいかなる結果に対しても責任を負いません。
デジタル資産への投資にはリスクが伴います。商品のリスクとリスク許容度をご自身の財務状況に基づいて慎重に評価してください。詳しくは利用規約およびリスク開示を参照してください。