TSMCはデータセンターにおける共パッケージ光学（CPO）分野でリーディングポジションを占めており、BroadcomおよびNVIDIAはTSMCの技術を基にしたCPOスイッチを顧客にサンプル提供または出荷しています。記事執筆者、出典：ウォールストリート・ビジョン
現在のデータセンターにおける「共パッケージ光学（CPO）」競争において、TSMCはBroadcomおよびNVIDIAの製品進展により先導しています。一方、サムスンは次段階に賭けている可能性があります。
7月12日、機関のPhotonCapが実地調査記事を発表し、スイッチ向けCPOが技術検証段階から顧客導入段階へと正式に移行したことを指摘した。
TSMCはこの分野における製造および先進パッケージング能力を、最初のトップレベルの商業プロジェクトで検証済みである。しかし、将来の戦いは、現在のスイッチCPOよりもはるかに複雑である。
光学I/O（光インターフェース）が、異種計算チップ（XPU）と高帯域幅メモリ（HBM）が配置されるパッケージ内部まで深く入り込むとき、この3者を統合的に設計する主導権を握る者が、業界全体の競争の次元を再定義するだろう。
三星電子高級副社長のチョ・ウォンギュンは7月9日、Nano Koreaで、同社が2.xD先進パッケージングを開発中であり、HBM、ロジックチップ、シリコンフォトニクスチップを同一パッケージに統合することを発表した。この方向性は、将来のAI計算パッケージにおける光学I/Oをターゲットとしている。
現在、TSMCが「スイッチCPO」をリードしています
現在のCPO市場において、TSMCは疑いなくリーダーです。
調査によると、博通はTSMCのCOUPE（コンパクト・ユニバーサル・フォトニック・エンジン）プラットフォームを基にした102.4Tbps CPOイーサネットスイッチを、早期顧客にサンプル提供しました。
同時に、NVIDIAのQuantum-Xフォトニックスイッチの出荷が開始され、Spectrum-Xイーサネットフォトニックスイッチも生産段階に入りました。最初の採用企業にはCoreWeave、Lambda、Oracleが含まれます。
この世代の製品の共通点は、光学エンジンがスイッチASIC（専用集積回路）の近くに配置されていることです。その核心的な製造基盤は、TSMCの成熟したシリコンフォトニクス技術とSoIC 3D積層能力です。
このアーキテクチャでは、競争の焦点は光子集積回路（PIC）と電子集積回路（EIC）の積層・接合、およびスイッチパッケージとの統合にあります。この段階では、HBMは必須のコンポーネントではありません。
一方、サムスンが公開した「ワンストップ（Turnkey）CPOソリューション」のロードマップは2029年を目標としています。現在のスイッチCPOの出荷量および顧客検証を基準とすると、サムスンはTSMCと同等の商業化ペースにはまだ達していません。
電力消費への不安が、光学エンジンを計算チップに近づけている
光学I/Oが従来のボードレベルからパッケージ内部へ移行する最も核心的な駆動力は、消費電力である。
サムスン電子のファウンドリーは、OECC 2026向けに準備した展示資料で、重要な段階を明らかにした：
- プラグイン可能光モジュールをボードレベルに設置した場合、1ビットあたりの消費電力は約10pJです。
- 光学エンジンをスイッチの近くの基板上に配置すると、消費電力は約5pJに低下します。
- 若光学I/OがさらにXPU付近のインタポーザーに深く導入されれば、消費電力は約2pJまで大幅に削減できる。
この変更の核心的なロジックは「電気信号の伝送距離を短縮する」ことです。光学エンジンが計算チップに近いほど、電気リンクは短くなり、基板上の配線やコネクタの損失を補償するために必要な信号調整も少なくなります。
したがって、先進パッケージングは「物理的消費電力の利点」を「商業製品の利点」に変換するための鍵となる工程です。これはCPOがすぐにプラグイン可能な光モジュールを駆逐することを意味するわけではなく、両者は異なる伝送距離と消費電力予算の下で長期間共存します。
しかし、サムスンのデータ予測は、交換可能光学市場の年間成長率が25％以上であるのに対し、CPO市場の年間成長率は150％以上であることを示しています。資本と研究開発リソースが高集積光学アーキテクチャに急激に集中しています。
二つのCPOアーキテクチャ、サムスンとTSMCのずれた競争
「スイッチCPO」と「XPU-HBM光学I/O」を混同することは、次の段階の競争の複雑さを深刻に過小評価することになる。実際、これらはまったく異なるアーキテクチャである：
最初のタイプは現在主流の「スイッチCPO」です。光学エンジンはスイッチASICの横に配置され、BroadcomとNVIDIAの製品がこれに該当します。これは高帯域幅スイッチングシナリオにおけるインターコネクトの消費電力と信号整合性の問題を解決します。TSMCの競争優位性は、シリコンフォトニクス技術、先進的な接合、およびスイッチパッケージ統合にあります。
二つ目は「XPU-HBMシステム」向けの光学I/Oパッケージです。この構造では、中介層上にXPU（またはGPU）、HBM、およびPICとEICを含む光学エンジンを同時に配置します。この場合、光学I/Oはスイッチの周辺部品ではなく、真正に「計算パッケージ」の一部となります。
サムスンの経営陣が最近提案した2.xD先進パッケージングは、この方向性を明確に標的としている。このソリューションは、HBM、ロジックチップ、シリコンフォトニクスチップを同一パッケージに統合し、パネルレベル再配線層（RDL）ミドルウェアを通じてシステムパッケージング能力を拡張することで、AIデータセンターの膨大な帯域幅要求に対応する。
投資家にとって、この2つのアーキテクチャの競争ロジックはまったく異なります。前者は単一の製造およびパッケージング技術を問うものであり、後者は計算、メモリ、光学、パッケージングを「設計初期」から深く共同最適化する能力を要求します。
サムスンの切り札とマルチダイ良率の現実的な制約
サムスンの最大の潜在的な差別化優位性は、HBM、ロジックチップ受託製造、およびシリコンフォトニクスプラットフォームを同時に有する「三位一体」の事業構成にある。
TSMCは最高レベルのロジック受託製造、シリコンフォトニクス技術、およびCoWoSパッケージング能力を有しているが、自社でHBMを製造していない。
サムスンはすでにSF4ベーシックダイを用いてHBMと自社のウェハーファブリケーション能力を接続し、独自のシリコンフォトニクスプラットフォームを構築しています。これにより、サムスンは理論上、外部のメモリサプライヤーに依存することなく、HBMインターフェース、ロジックI/O、光学エンジン、熱管理を内部で共同設計することが可能になります。
2.xD 封装面临着极为严苛的“多芯片良率”考验。当逻辑芯片、HBM、PIC、EIC 和中介层被集成到同一封装中时，任何一个组件的失效都会导致整个昂贵封装的报废。
チップ数の増加、パッケージ面積の拡大、およびボンディングの複雑化により、良品率への圧力とコストリスクが倍増しています。
一方で、競合他社も動きを止めていません。TSMCは、COUPEとCoWoSパッケージングの統合を推進し、成熟した外部エコシステムを通じてHBMに接続しています。
一方で、記憶装置の大手SKハイニックスも先進パッケージング能力の強化に力を入れており、米国インディアナ州への38.7億ドルの投資による先進パッケージング工場は2028年に量産を開始し、すでにCPOをメモリシステムの技術開発に組み込んでいる。
光学、メモリ、パッケージングのクロスオーバー連携が、全産業チェーンの共通の取り組みとなっています。
注文こそが勝敗を決める唯一の基準である
TSMCはスイッチCPOの第1ラウンドで勝利を収め、その優位性は実際の顧客サンプル提供、製品出荷、量産進捗に基づいています。
一方でサムスンは、次なる戦いに賭けている：HBM、ロジック、シリコンフォトニクスにおける垂直統合能力を活かし、AI計算パッケージング分野で後発逆転を狙っている。
しかし、市場は「技術ロードマップ」を「ビジネスの防衛壁」と同一視すべきではありません。
今後12か月で、業界で最も注目すべきシグナルは1つだけだ：市場に、HBM、ロジックチップ、光学I/Oを同一パッケージに統合し、サムスンに受託製造するよう明示した顧客からの設計オーダーが登場するか？
この注文が実行されれば、サムスンの「三位一体」は紙上の資産から実際のビジネスツールへと変貌する。
もし遅延が続く場合、TSMCが先進プロセスと外部HBMエコシステムによって構築した柔軟なパスは、AI大手にとって依然として最も確実な選択肢となるだろう。