SemiAnalysisの分解分析により、SMICのN+3ノードがIntelの18Aと金属ピッチで同等であることが示された

ゲスト：Dylan Patel、SemiAnalysis 創設者

ホスト：なし（独立解説動画）

ポッドキャスト元：SemiAnalysis

中国はついにインテルを上回ったのか？

放送日：2026年7月20日

利益声明：本视频是对SemiAnalysis旗下STEEL拆解实验室发布的首份公开报告的解读，直接推广其付费拆解服务。SemiAnalysis与老牌拆解巨头TechInsights存在直接商业竞争关系（后者目前正在被私募股权收购，而SemiAnalysis的营收已超过TechInsights）。以下内容忠实地呈现了其技术分析，不代表本平台的立场。

SemiAnalysisは、华为の最新フラッグシップチップであるKirin 9030を切断し、電子顕微鏡で最細の金属線幅を測定した。結果は予想外だった：中芯国際の第3世代7ナノメートルプロセスN+3の最小金属間隔は32.5ナノメートルであり、Intelの最新18AプロセスがPanther Lakeで使用する36ナノメートルよりも狭い。EUVリソグラフィ装置の供給を遮断された中国のウェハーファブが、Intelの最先端ノードを上回る配線密度を実現した。

しかしSemiAnalysis自身が報告書で指摘しているように、この数値は意図的に選ばれたものである。N+3はトランジスタ密度においてTSMCのN6に追いついたが、その代償として四重パターン化、より多くのマスク、より高いコスト、そして低い良率を伴っている。性能と消費電力はさらに遅れており、Kirin 9030はおそらく3年前のAndroidフラッグシップと同等程度である。要するに、中国の半導体はまだ数年遅れているが、遅れているからといって封じ込められたわけではない。輸出規制は中国を阻止できず、ただ別の課題を突きつけただけである。動画の最後の言葉が最も深く考える価値がある：中国はTSMCに追いつく必要はなく、TSMCをまったく必要としないほど十分に優れていればよいのである。

その驚異的なタイトル数字について

EUVがなくても、どうやってEUVレベルの密度を実現するのか

密度追平、性能掉隊について

なぜまだ中国を恐れるのか

真の勝負手について

現在、半導体製造の世界はEUVリソグラフィ装置を持っている者と持っていない者に分かれている。EUVを失うことは中国にとって明確な不利だが、この製造差は実際にどの程度大きいのか？

これは、华为の最新フラッグシップスマホに搭載されているヒュアイ・キリン9030チップです。数週間前、SemiAnalysisはこれを切断し、電子顕微鏡で内部の最も細い配線、つまりメタルピッチを測定しました。得られた結果は予想外でした。

キリン9030の内部最小金属間隔は32.5ナノメートルであり、これはPanther Lakeよりも小さい。Panther LakeはIntelの最新の18Aノードを採用している。最先端の装置を遮断され、EUVを保有していない中国のウェハーファブが、Intelの最先端EUVノードよりも約10%高密度の配線を実現した。

この動画では、以下の3つの点を明確にします：SMICがEUVなしでどのように実現したか；線幅が細いから必ずしも優れているわけではない理由；そして、数年遅れていても、中国が半導体ウェハ製造の場で重要なプレーヤーとなり始めた理由。

まず、これらの数字や測定値がどこから来たのかを説明しましょう。そのこと自体がとても面白いからです。

SemiAnalysisは、STEEL（SemiAnalysis Teardown Engineering and Evaluation Lab）という分解実験室を設立しました。分解とは、文字通り、世界で最も先進的なチップを物理的に分解し、どのように作られたかを逆エンジニアリングすることを意味します。過去約20年間、これを規模的に実施できたのはほぼ1社だけでしたが、今はそうではありません。

したがって、今後ご覧になるすべてのもの、セクション、線幅、トランジスタ数は、すべてSTEELから直接取得されたものです。

「手術台」の上に置かれているのは、SMICの第3世代7ナノメートルプロセスを採用し、内部コード名N+3を持つ、華為のフラッグシップSoCであるKirin 9030であり、現在中国で最も先進的なプロセスである。

しかし、単独の数値では意味がなく、参照が必要である。そのため、STEELはもう一つのチップ、MediaTek Helio G99、すなわち安価なスマートフォンSoCを分解した。このチップはTSMCのN6プロセスを採用している。理由は単純である：TSMCのN6とSMICの7ナノメートルN+3はほぼ同じレベルのノードに位置している。一方は西洋で最高の装置を用いて製造され、他方は中国で、輸出規制の下で製造されている。この2つのチップを同じ顕微鏡下で比較すれば、おそらく全体の物語が明らかになるはずである。

Intel 18Aとのタイトル比較は後にして、まずN+3とN6を見てみましょう。SMICのN+3は、N6よりも細いメタルピッチを実現しましたか？簡単な答えは、実現しました。

麒麟9030の内部最小金属間隔は32.5ナノメートルであり、N6ベースのHelio G99の最小金属間隔は40ナノメートルであり、差は非常に大きい。

しかし「線が細い」というのは密度を指し、1平方ミリメートルにどれだけのロジックを詰め込めるかを示すだけで、このチップやこのノード全体の良し悪しを直接示すものではありません。最小金属間隔はこの式の一部に過ぎず、ロジックスイッチの動作速度や消費電力の大きさを示すことはできません。

密度だけを見れば、SMICは確かに達成しています。N+3は約1億1300万個のトランジスタ/㎟で、TSMCのN6は約1億800万個です。したがって、SMICの最新のDUVノードは、EUVノードよりも密度が実際に高いのです。

EUVがなければ、EUVレベルの密度をどうやって実現するのか？二つの方法があり、それぞれに代償がある。

最初の手法は多重パターニングです。EUVを使用すれば、比較的精密なパターンを一度に形成できます。EUVがなければ、より創造的なアプローチが必要です。まず粗いパターンを形成し、そのエッジに薄いスパーサーを堆積させ、その後エッチングを行います。このスパーサーを新たなより精密なマスクとして使用します。これは、1本の線を描き、その両側に線を追加して2本のより細い線を得て、さらに繰り返すようなものです。1回行うことを自己整合的二重パターニング（SADP）と呼び、スパーサーが既存のパターンに従って自然に形成されるため「自己整合的」と呼ばれます。2回行うと四重パターニング（SAQP）になります。SMICの最細層では、この四重バージョンが必要です。

一回歩くたびに、光罩が一つ増えて、アライメントが一つ増えて、エラーの可能性も一つ増えて、コストが上がり、良品率が下がる。「あなたが低良品率が嫌いなのは知ってる。」

第二の手法はDTCO（デザインとプロセスの協調最適化）です。これは、チップ設計と製造プロセスを別々の問題として扱うのではなく、両者を同時に最適化することを意味します。具体的には、セルレイアウト自体を圧縮します。たとえば、各トランジスタに必要なフィンの本数を減らしたり、ゲート接触を側面ではなくアクティブゲートの真上に直接配置したり、隣接セル間の隔離間隔を縮小したりします。

各DTCOテクニックはわずかでも面積を削減できるが、その分トランジスタは脆弱になり、モデル化も難しくなる。したがって、SMICは確かに台積電のEUVノードと同等の密度を達成したが、それはより多くのマスク、より多くのプロセスステップ、より多くの失敗リスクを伴うDUVのブルートフォースによって実現された。これは互角とは言えない。

密度はかなり衝撃的に見えますが、それが崩れ始める場所でもあります。というのも、面積は最も変更しやすい次元であり、消費電力と性能ははるかに変更が難しいからです。

2000年代半ばにデナード縮小法則が終了して以来、ロバート・デナードに由来するこの古い規則——トランジスタを小さくすればより速く、より省電力になる——はもはや成り立たなくなった。無料の縮小は終わり、DTCOの時代では、速度と効率は別々に獲得しなければならず、両立することはできない。

これはまさにSMIC N+3ノードで見られるものです。Kirin 9030 Proは比較的高密度なチップですが、性能はおよそ3年前のAndroidフラッグシップと同等程度です。現在のApple、Qualcomm、MediaTek、Samsungの最高製品と比較すると、全く別の次元です。効率の差は速度の差よりもさらに大きいです。

最も典型的な例は、苹果の小さな高効率コア、本当に非常に小さいタイプだ。苹果のEコアの整数性能は、華為の大型プライムコアを上回り、消費電力は約1ワットに過ぎないのに対し、華為の大型プライムコアは4.5ワットを消費する。クロックあたりの性能で見ると、華為のプライムコアはおよそArm Cortex-X2のレベル、2021年設計に相当する。正直、これは非常に立派なエンジニアリングだ。しかし、苹果の2020年製M1は、ほぼ同等の消費電力でクロックあたりの性能がさらに約35%速い。現在のリーディング陣営は、これら両者をはるかに凌駕している。

したがって、N+3は密度面でTSMCのN6にわずかな優位性を持ちますが、N6はすでに数年前のノードです。AppleとQualcommはすでにN4、N3でチップを製造しており、より高密度で、電圧周波数曲線もはるかに優れています。今年後半にはN2に基づくチップも登場する予定です。相手のトランジスタはより多く、それぞれがより低い消費電力でより速くスイッチングします。SMICは間違った次元で追いかけています。線幅は細くなり、密度は上がりましたが、ノードの物理的特性が追いついていません。

N+3とIntelの最新の18Aを並べると、対比がより明確になる。理論上、18Aは32ナノメートルのM0金属ピッチを実現し、N+3と同等である。しかし、Panther Lakeでは、Intelが高性能セルを大量に使用しており、金属ピッチは36ナノメートルに緩和されている。

設計目標に基づき、より緩やかなM0間隔は複雑さを低減するため、コストと良品率の面で利点をもたらす。ただし、これはどこでどのように縮小するかを自由に決定できるという前提がある。つまり、「Intelより細い」というタイトルは事実ではあるが、競争力については語れない。数字は正しいが、それが測定しているものは勝者を決定しない。

トランジスタ密度の観点から見ると、18AはN+3を明確に上回っている。たとえ金属間隔がやや緩くてもである。なぜなら、チップの性能は密度だけではなく、密度もM0金属間隔だけではないからだ。背面電源供給により、電源接続がチップの背面から入るため、正面の金属間隔をさらに小さくできる。

では、なぜ人々はまだ中国を恐れているのでしょうか？数年遅れていることと、まったく動かないことは、別物です。

SMICはDUVにおいてまだ成長の余地があります。より微細な下層金属、たとえばM0は最初の金属層であり、その後にも多くの層が存在します。より短いユニット、より密なゲートピッチです。理論的には、将来的なN+4はTSMCのN5レベルの密度に追いつく可能性があり、背面電源を備えたN+5はIntelの18Aレベルの密度に達する可能性があります。しかし繰り返しますが、これは密度のみの話であり、消費電力やパフォーマンスは追いつきません。

重要なのは、難易度が累積されることです。各最適化単体では合理的に見えますが、EUVがなければそれらをすべて重ねることはできず、新しいノードごとに前より遅く、高価で、寛容性が低くなります。壁を登り続けることはできますが、壁は次第に急になっていきます。

輸出規制は中国を止められず、ただ中国が解き続ける別の問題に変わっただけだ。

そして知識は広がっています。SMICには、N+2およびN+3を他の国内ウェハメーカーにライセンスするよう求められています。もしこれらのプロセス経験がAIアクセラレーターに流れ込めば、首を絞めるポイントは、制裁を受けられる1つのウェハメーカーではなく、全体のエコシステムになります。

SMICの7ナノメートルN+3ノードを簡単に振り返ると、EUVは未使用で、背面電源供給も実現されていない。複雑さとコストはより高く、効率の差は明確である。最先端のすべての重要な指標において、中国はTSMC、Intel、サムスンとの距離を縮めていない。顕微鏡下では、この点は明確である。

しかし、「先端に遅れている」と「無関係である」は別物です。中国製チップが、スマートフォン、推論、ネットワーク、セキュリティが重要なあらゆる分野で使用できるほど優れていれば、それが勝利です。中国がTSMCになる必要はありません。ただ、TSMCをまったく必要としないほど優れていればよいのです。

動画内のすべての内容はSTEELによるものであり、注釈、ブロックレベルの分析、電子顕微鏡で直接観察したロジックと記憶の断面を含みます。動画では展開されていない部分も多くあります：完全なプロセスフロー、材料分析、フィン測定、パッケージの分解。SMICの最新ノードについて深く掘り下げた内容をご覧になりたい方は、SemiAnalysisの分解記事をご覧ください。リンクは動画の説明欄にあります。

これはSTEELの初の公開レポートであり、今後さらに多くのコンテンツが続くでしょう。このような内容がお好みの方は、サブスクライブしてください。「このレポートについて、皆さんのご意見をぜひ聞かせてください。TSMCを必要としないほど十分に優れているでしょうか？コメント欄でお知らせください。」

整理・編集：深潮 TechFlow