MediaTekは、すべてのシリコン製品を一つの籠に盛り込むのをやめました。同社は、AI ASICおよびデータセンター用チップ設計において、TSMCのCoWoSおよびSoICサービスに加えて、IntelのEMIB（Embedded Multi-Die Interconnect Bridge）パッケージ技術も使用しています。
この動きは、単純な問題への現実的な対応である：TSMCの高度なパッケージング能力が逼迫しており、MediaTekには選択肢が必要だ。世界で最も重要な半導体受託製造企業がNvidiaのような大規模顧客に大量に割り当てられている中、大手顧客であっても創造的な対応を迫られる。
なぜMediaTekが他を探しているのか
MediaTekは、Google TPUエコシステムに深く根ざしており、CoWoS-Sパッケージングを採用したTSMCのN3Pプロセスで構築されたTPU 8tなどの設計に貢献しています。しかし、供給が制約される中でパッケージングをTSMCにのみ依存することは、戦略ではなく脆弱性です。
インテルのEMIBは、単一パッケージ内に複数のチップレットを接続する際に、CoWoSのような大規模なシリコンインターポーザーを使用するのではなく、小さなブリッジチップをパッケージ基板に直接埋め込むという根本的に異なるアプローチを採用しています。
インテルのEMIBは、2026〜2027年までにレチクルサイズの8〜12倍をターゲットとしたより大きなパッケージのスケーラビリティを実現すると予測されています。比較として、CoWoS-Sは現在約3.3倍のレチクルサイズをサポートしています。この技術は、特定のチップ設計において収率の向上、歪みの削減、コスト削減も提供すると報告されており、これらの利点はTSMCのCoWoS割当を支配する大規模なトレーニングGPUとは異なるパフォーマンスとコストプロファイルを持つ推論型ASICにとって特に重要です。
戦略の背後にある才能のプレー
2026年5月上旬頃、MediaTekは、半導体受託製造大手TSMCで長年R&Dおよび先進パッケージングを率いてきた元役員であるDouglas Yuを採用した。MediaTekは、この採用後、Intelとの直接的な協業は行っていないと否定している。
これは投資家にとって何を意味するか
MediaTekは2028年までにAI ASIC市場の約26％、つまり約500万台をターゲットとしています。GoogleはTPUプログラムを通じて明確な主要顧客です。
報告によると、Metaは自社の加速チップ設計にもIntelのEMIBに興味を示している。
インテルにとって、これはその受託製造サービス事業に対する意義ある検証である。半導体業界全体の重要な教訓は、高度なパッケージングが戦略的なボトルネックとなり、AIチップの需要が常にその組立・パッケージング能力を上回る市場において、複数のパッケージング技術にアクセスできる企業が構造的優位性を有することである。