ChainCatcher tin tức, theo nguồn tin ngành vật liệu ngày 2 tháng 9, TSMC dự kiến sẽ tiếp tục sử dụng công nghệ vi-bump truyền thống thay vì hybrid bonding trong ngắn hạn để kết nối bộ nhớ băng thông cao HBM với các bộ xử lý AI trong đóng gói tiên tiến. Cân nhắc chu kỳ phát triển vật liệu liên quan, các vi-bump với khoảng cách nhỏ hơn dự kiến sẽ vẫn được sử dụng đến giai đoạn cuối của HBM4 và giai đoạn đầu của HBM5. TSMC đã yêu cầu các đối tác vật liệu và thiết bị phát triển giải pháp bonding và underfill cho các vi-bump khoảng 5 micron. Các nhà cung cấp Hàn Quốc và Nhật Bản đã bắt đầu phát triển, và sản lượng hàng loạt các vi-bump cấp 5μm dự kiến sẽ bắt đầu vào nửa cuối năm 2028. Hiện tại, chiều cao vi-bump của HBM3E – thế hệ HBM mở rộng thứ ba – vào khoảng 15–25μm, trong khi HBM4 gần khoảng 10μm. Các nhà cung cấp vật liệu Nhật Bản trước đây cho biết khó đảm bảo chất lượng dưới 15μm. Việc rút ngắn và tinh细化 vi-bump là do giới hạn chiều cao khối HBM và nhu cầu mật độ kết nối cao hơn. JEDEC quy định chiều cao tối đa của chồng HBM là 775μm. Trong đóng gói CoWoS tiên tiến của TSMC, các chồng HBM đã được lắp ráp bởi nhà cung cấp GPU và bộ nhớ được gắn lên lớp trung gian silicon thông qua các vi-bump; chồng 16 lớp DRAM die được thực hiện bên trong đóng gói HBM bởi các nhà cung cấp như SK hynix và Samsung Electronics. Các thế hệ HBM đầu tiên và thứ hai sử dụng các vi-bump hàn lớn hơn, trong khi vi-bump trở thành tiêu chuẩn từ thế hệ HBM3. SK hynix sử dụng quy trình MR-MUF, còn Samsung Electronics sử dụng TC-NCF. Hybrid bonding cho phép kết nối mỏng và dày đặc hơn thông qua bonding trực tiếp các pad đồng, TSMC đã áp dụng công nghệ này trên nền tảng SoIC để xếp chồng chip logic, nhưng HBM vẫn sử dụng vi-bump để kết nối với lớp trung gian.
TSMC sẽ tiếp tục sử dụng bao bì micro-bump cho HBM cho đến HBM5
ChaincatcherChia sẻ
Tóm tắt
TSMC sẽ tiếp tục sử dụng công nghệ đóng gói micro-bump cho HBM trong các chip AI cho đến HBM5, theo ChainCatcher. Công ty đang hợp tác với các nhà cung cấp để phát triển giải pháp bump 5 micron nhằm sản xuất hàng loạt vào năm 2028. HBM3E sử dụng các bump 15–25μm, trong khi HBM4 đang chuyển sang 10μm. Các nhà giao dịch đánh giá tỷ lệ rủi ro-lợi nhuận có thể theo dõi cách công nghệ đóng gói ảnh hưởng đến hiệu suất và chi phí của chip. Phân tích kỹ thuật đối với tiền điện tử gợi ý nên theo dõi các tài sản liên quan đến bán dẫn khi việc áp dụng HBM ngày càng tăng.
Nguồn:Hiển thị bản gốc
Tuyên bố miễn trừ trách nhiệm: Thông tin trên trang này có thể được lấy từ bên thứ ba và không nhất thiết phản ánh quan điểm hoặc ý kiến của KuCoin. Nội dung này chỉ được cung cấp cho mục đích thông tin chung, không có bất kỳ đại diện hay bảo đảm nào dưới bất kỳ hình thức nào và cũng không được hiểu là lời khuyên tài chính hay đầu tư. KuCoin sẽ không chịu trách nhiệm về bất kỳ sai sót hoặc thiếu sót nào hoặc về bất kỳ kết quả nào phát sinh từ việc sử dụng thông tin này.
Việc đầu tư vào tài sản kỹ thuật số có thể tiềm ẩn nhiều rủi ro. Vui lòng đánh giá cẩn thận rủi ro của sản phẩm và khả năng chấp nhận rủi ro của bạn dựa trên hoàn cảnh tài chính của chính bạn. Để biết thêm thông tin, vui lòng tham khảo Điều khoản sử dụng và Tiết lộ rủi ro của chúng tôi.