TSMC sẽ tiếp tục sử dụng công nghệ microbump truyền thống thay vì hybrid bonding để đóng gói HBM trong thời gian hiện tại, giao nhiệm vụ phát triển 5μm cho các nhà cung cấp TSMC của Đài Loan dự kiến sẽ tiếp tục sử dụng công nghệ microbump truyền thống, thay vì hybrid bonding, để đóng gói nâng cao kết nối bộ nhớ băng thông cao (HBM) với các bộ xử lý AI trong thời gian hiện tại. Do chu kỳ phát triển của các vật liệu liên quan, các microbump có bước nhỏ hơn dự kiến sẽ vẫn được sử dụng trong giai đoạn cuối của HBM4 và giai đoạn đầu của HBM5. Theo các nguồn tin trong ngành vật liệu ngày 2 tháng Chín, TSMC đã yêu cầu các đối tác cung cấp vật liệu và thiết bị phát triển giải pháp bonding và underfill cho các bump ở mức khoảng 5 micrometer (μm). Nói cách khác, TSMC muốn các microbump hiện đang được sử dụng trong đóng gói nâng cao trở nên ngắn và mảnh hơn nữa. Các nhà cung cấp Hàn Quốc và Nhật Bản đã bắt đầu phát triển, với sản xuất hàng loạt các bump lớp 5μm dự kiến bắt đầu vào nửa sau năm 2028. Hiện tại, chiều cao bump khoảng 15–25μm đối với HBM thế hệ thứ ba mở rộng (HBM3E), trong khi HBM4 đang tiến gần tới mức khoảng 10μm. Các nhà cung cấp vật liệu Nhật Bản trước đây đã cho biết họ gặp khó khăn trong việc đảm bảo chất lượng dưới 15μm. Do đó, một bump 5μm sẽ nằm xa dưới ngưỡng chất lượng hiện tại. Lý do khiến các bump trở nên ngắn và mảnh hơn là do giới hạn chiều cao của khối HBM và nhu cầu tăng mật độ kết nối. Theo tiêu chuẩn JEDEC, chiều cao tối đa của stack HBM là 775μm. Số lượng kết nối I/O tiếp tục tăng lên, nhưng toàn bộ stack phải duy trì trong giới hạn chiều cao này. Trong đóng gói CoWoS nâng cao của TSMC, GPU và stack HBM—đã được lắp ráp bởi nhà cung cấp bộ nhớ—được gắn lên silicon interposer bằng microbump. Việc xếp chồng 16 chip DRAM được thực hiện bên trong gói HBM bởi các công ty như SK hynix và Samsung Electronics, chứ không phải bởi TSMC. Tuy nhiên, khi số lượng kết nối phía bộ tăng tốc tăng lên, các microbump dùng để gắn thiết bị trong CoWoS cũng cần trở nên ngắn hơn và được đóng gói dày đặc hơn. HBM thế hệ đầu tiên và thứ hai sử dụng các bump hàn tương đối lớn. Khi số lượng chip xếp chồng và kết nối I/O tăng lên, microbump đã trở thành phương pháp phổ biến từ thế hệ HBM3. SK hynix đã sử dụng quy trình MR-MUF, trong đó underfill dạng lỏng được áp dụng sau khi reflow hàng loạt, trong khi Samsung Electronics sử dụng TC-NCF, đặt underfill dạng phim giữa các chip trước khi bonding nhiệt nén. Hybrid bonding đã được thảo luận như bước tiếp theo. Bằng cách loại bỏ bump và gắn trực tiếp các pad đồng, kết nối có thể trở nên mỏng hơn và mật độ cao hơn đáng kể. TSMC hiện đã sử dụng công nghệ này dưới nền tảng SoIC để xếp chồng các chip logic. Tuy nhiên, HBM vẫn được gắn vào interposer bằng microbump. Ngành công nghiệp vẫn e ngại từ bỏ một quy trình đã được chứng minh về tỷ lệ thành công, kiểm tra và sản xuất hàng loạt. Ở quy mô 5μm, các nhà sản xuất phải đồng thời giải quyết các vấn đề liên quan đến underfill không chứa bong bóng, dư lượng flux và căn chỉnh bonding. Do mức độ khó khăn này, TSMC dường như đã phân bổ các nhiệm vụ phát triển khác nhau cho các đối tác cung cấp vật liệu và thiết bị. Hướng đi bên trong chính stack HBM cũng tương tự. Tại sự kiện Hot Chips 2026 tháng trước, SK hynix đã chỉ ra lộ trình tiếp tục sử dụng MR-MUF dựa trên microbump qua HBM4 và HBM4E, thay vì áp dụng hybrid bonding. Gắn trực tiếp được định vị là công nghệ dành cho HBM5 và các stack vượt quá 20 chip. Các chuyên gia ngành cho rằng quyết định của JEDEC nâng chiều cao tối đa stack HBM từ 720μm lên 775μm đã tạo thêm không gian để kéo dài việc sử dụng microbump. Một nguồn tin ngành vật liệu cho biết: “Yêu cầu của TSMC về phát triển microbump mảnh hơn có thể được hiểu là tín hiệu cho thấy, trong thế hệ này, họ dự định sử dụng microbump có chiều cao thấp hơn thay vì chuyển sang bonding trực tiếp.” Nguồn tin bổ sung: “Microbump dưới 15μm đã được phát triển, nhưng việc đảm bảo chất lượng của chúng vẫn còn khó khăn. Thách thức chính không phải ở bản thân bump, mà là phát triển một giải pháp underfill có thể hỗ trợ và chứng nhận một cách đáng tin cậy.”