TSMC'nin A14 süreci, büyük bir SRAM hücresi boyutu azaltmayı hedefliyor
Yarı iletken üretimi, SRAM ölçeklendirmeyi uzun süredir kritik ancak dirençli bir zorluk olarak görmüştür. Beş yıldan fazla bir süredir, lojik transistörler ilerlerken, çip üzerindeki önbellekleri oluşturan yüksek yoğunluklu altı-transistörlü SRAM bit hücresi boyut olarak temelde sabit kalmıştır. Bu dengesizlik, CPU, GPU ve AI hızlandırıcıları tasarımcılarını, pahalı çip alanının giderek daha büyük oranlarını belleğe ayırmaya zorlamıştır. TSMC'nin 2028 yılında hacim üretimine girmesi planlanan A14 node'u, bu deseni kırmak üzere konumlanmıştır. Şirketin makaleleri ve son dönem endüstri raporları, yüksek yoğunluklu SRAM hücresinin 0,017 kare mikrometreden aşağıya düşeceğini göstermektedir; bu, 2020 yılında N5 süreci üretimde başladığında standart hale gelen yaklaşık 0,021 µm² hücreye göre %19'dan fazla bir azalmadır.
İlerleme, 2026 yılında Aralık'ta NanoFlex Pro platformu altında Uluslararası Elektron Cihazlar Toplantısı'nda detaylı olarak açıklanacaktır. Sekiz yıldır ilk anlamlı yüksek yoğunluklu SRAM hücresi küçültmesini, %10–15 hız artışı veya %25–30 güç azalması ve N2'ye kıyasla yaklaşık %20 daha yüksek toplam çip yoğunluğunu sunarak, TSMC'nin A14 süreci, yapay zeka ve yüksek performanslı hesaplama iş yüklerinin çip üzerindeki bellek kapasitesi ve verimliliği üzerindeki unprecedented talepleri dikkate alarak, mantık ve önbellek ölçeklendirmesi arasındaki dengeyi yeniden kurar.
Sabit SRAM boyutlarının sekiz yılı aşkın süredir kullanılması, tüm node'larda maliyetli tasarım kompromisine neden oldu
2020'de N5'in tanıtımından N3 varyantları ve mevcut N2 nanosheet nesli üzerinden TSMC'nin yüksek yoğunluklu 6T SRAM bit hücresi alanı, yaklaşık 0,021 µm² civarında sabit kaldı. Mantık yoğunluğu iyileşmeye devam etti, ancak sık erişilen verileri saklayan bellek hücreleri orantılı olarak küçülmedi. Sonuç olarak, önbellek dizileri, ardışık işlem nodelarında toplam silikon alanının ve wafelik maliyetin giderek artan bir payını tüketti. Tasarımcılar, ek önbellek die'leri yığınlayarak, daha büyük son seviye önbellekleri ayrı, daha düşük maliyetli chipletlere taşıyarak veya artan dışarı bellek trafiğinden kaynaklanan daha yüksek güç ve gecikme cezalarını kabul ederek tepki verdi. AMD'nin X3D işlemcileri, ana hesaplama die'sinin yoğunluk sınırlamalarını gidermek için yığılmış bir die üzerine ek L3 kapasitesi yerleştirerek bir tepkiyi gösterir.
GPU mimarları ve AI hızlandırıcı ekipleri, daha yavaş dış yüksek bant genişlikli belleğe olan bağımlılığı azaltan çip içi SRAM tamponlarını genişletmeye çalışırken benzer kısıtlamalarla karşılaştı. Bu durgunluk mutlak değildi; N2 üzerinde daha iyi bitline organizasyonu ve çevre düzenlemesi sayesinde dizi düzeyindeki yoğunluk hala skaler olarak arttı, ancak temel hücre boyutu değişmeden kaldı. Bu uzun düzlük, bit hücre alanı üzerindeki gerçek bir azalmayı stratejik olarak önemli kıldı. 2026 yılı son Ekim ayından gelen raporlar, A14'in nihayet bu sayıyı harekete geçirdiğini ve 0,017 µm²'den küçük bir hücre hedeflediğini doğruluyor; bu da aynı alanda daha fazla önbellek veya daha az silikon üzerinde aynı önbellek elde etme yolunu yeniden açıyor.
Tam Bitcell Alan Hedefleri, Uzun Süredir Süren Temel Değerden %19'dan Daha Fazla Azalma Doğruluyor
Kamu açıklamaları ve IEDM özeti, A14 yüksek yoğunluklu SRAM hücresini 0,017 µm²'nin altında yer alıyor. N5'ten beri kullanılan 0,021 µm² referansına göre, bu azalma %19'u aşmaktadır; yeni değerin üst sınırına dayalı bazı hesaplamalar, teorik hücre yoğunluğu kazançlarının %23–24'e yaklaşabileceğini göstermektedir. TSMC, bu iyileşmeyi temel olarak altı transistörlü hücrenin tamamen yeni bir mimariye sahip olmaktan ziyade boyutsal kuralların ölçeklenmesine atfetmektedir. Şirket, elde edilen SRAM makrolarının şu ana kadar bildirilen en yüksek yoğunluğa sahip olacağını iddia etmektedir. Bu rakamlar, Shien-Yang Wu ve Chih-Hao Chang tarafından yazılan ve 14 Aralık 2026'da sunulması planlanan bir makalenin özeti içinde yer almaktadır.
2026 yılının son günlerinde birden fazla kaynaktan gelen bağımsız raporlar, aynı sayıları ve N5 dönemine ait hücreyle yapılan aynı karşılaştırmayı sürekli olarak belirtmektedir. Yayınlanan bit hücre alanını, tamamlanmış bir bellek makrosunun etkili yoğunluğu ile ayırt etmek önemlidir. Sensör amplifikatörleri, dekoderler, kelime çizgisi sürücüleri ve test devreleri ekstra alan kaplar; bu nedenle kullanışlı önbellek yoğunluğundaki net iyileşme, ham hücre küçülmesinden daha düşük olacaktır. Yine de, sekiz yıllık durgunluktan sonra görülen bu yön değişimi, performansı çip üzerindeki bellek kapasitesiyle sınırlı olan herhangi bir ürün için önemli düzeydedir.
Önbellek ölçeklendirme, artık transistör yoğunluğuna kadar güçlü bir şekilde die ekonomisini etkiliyor
Modern yüksek performanslı ve AI çipleri, alanlarının büyük ve artan bir kısmını SRAM'e ayırmaktadır. Hücre boyutu küçülme durduğunda ve mantık yoğunlaşmaya devam ettiğinde, önbelleğin göreli maliyeti artar. Bu dinamik, çok-die önbellek yığınlaması ve chiplet tabanlı bellek hiyerarşileri gibi mimari kararları zaten tetiklemiştir. %19’dan daha küçük bir hücre, bu eğilimi tersine çevirir. Tasarım ekipleri, sabit bir die bütçesi içinde önbellek kapasitesini artırabilir veya ek hesaplama, bağlantı veya özel akseleratörler için alan serbest bırakabilir.
AI eğitim ve çıkarım hızlandırıcıları için, daha büyük çip içi SRAM, pahalı dış bellek erişimlerinin sıklığını azaltır ve hem verimliliği hem de enerji verimliliğini artırır. Mobil ve istemci SoC'ler, güç sınırlı gövdelere daha fazla L2 veya L3 kapasitesi entegre ederek benzer avantajlardan yararlanır. Ekonomik etki, öncü teknoloji wafers'in yüksek maliyetiyle katlanır. Belirli bir önbellek boyutu için gerekli silikon alanındaki bile skit bir azalma, her waferdeki iyi die sayısını artırır veya daha agresif sınıflandırma imkanı sunar. Endüstri gözlemcileri, zamanlamanın model boyutlarında ve veri hareketi yoğunluğunda devam eden büyümeye paralel geldiğini not ediyor; bu da SRAM iyileştirmesini 2028'den sonra piyasaya girecek ürünler için özellikle ilgili hale getiriyor.
Tam Düğüm PPA Kazançları, Mantık İyileştirmelerini Yeni SRAM Yoğunluğu ile Birleştiriyor
TSMC, A14'ü N2 ile tam bir node geçişi olarak konumlandırıyor. Resmi hedefler, aynı güçte %10-15 hız artışı ya da aynı hızda %25-30 güç azalması ve toplam çip yoğunluğu'nda yaklaşık %20 artış içeriyor. Yoğunluk rakamı, NanoFlex Pro mimarisindeki mantık standart-hücresi yenilikleri ve SRAM hücresi küçülmesi ile destekleniyor. İkinci nesil nanosheet transistörler, N2'de tanıtılan ilk nesil cihazlardan geliştirilmiş temel oluşturuyor. Standart-hücre yüksekliği ve iz yüksekliği optimizasyonları, alan azalmasına katkıda bulunuyor. Paketlemeyle ilgili özellikler de platformun bir parçası: silikon içi viyalar, 4,5 µm SoIC bağlama mesafesini destekleyen gelişmiş bir yeniden dağıtım katmanı ve yüksek performanslı metal-izolatör-metal kapasitörler.
Bu unsurlar, çok-die ürünler için sistem düzeyi entegrasyonunu kolaylaştırmayı amaçlamaktadır. Transistör seviyesi, hücre seviyesi ve ambalaj ilerlemelerinin birleşimi, TSMC'nin tam bir node güç-performans-alan iyileşmesi olarak tanımladığı şeydir. Şirketin 2026 ortalarındaki gelir tartışmalarında belirttiği ve son raporlamalarda tekrarlanan bilgilere göre, erken iç test araçları cihaz performansının hedefin %90'ına yakın ve 256 Mb SRAM verimliliğinin %90'a yaklaşmasını zaten göstermiştir.
Deneme Aşaması getirileri ve müşteri katılımı, risk üretimi yönünde istikrarlı ilerleme göstermektedir
2026 ortalarına kadar TSMC, A14 üzerindeki ürün benzeri test araçlarının hedeflenen cihaz performansının yaklaşık %90'ına ulaştığını ve 256 Mb SRAM yapılarının verimliliğinin aynı seviyeye yakın olduğunu bildirdi. Akıllı telefon ve yüksek performanslı hesaplama uygulamaları için müşteri katılımı aktif olarak tanımlandı; bazı tasarım çalışmaları daha önceki dahili zamanlamalardan ileride ilerledi. Node'un doğrulanması ve müşterilere tasarım doğrulama için silikon sağlanması amacıyla pilot üretim faaliyetleri devam etmektedir. Risk üretimi 2027 yılında planlanmıştır ve yüksek hacimli üretim 2028 yılında hedeflenmektedir.
IEDM özeti, teknolojinin bu hacim üretim tarihinde yolunda olduğunu açıkça belirtmektedir. Bu aşamadaki verim oranları, tam müşteri ürünlerinin yerine nispeten basit test yapıları üzerinde ölçülmektedir, bu nedenle daha fazla olgunlaşmaya ihtiyaç duyulacaktır. Bununla birlikte, rapor edilen sayılar ve kamuoyunda herhangi bir zamanlama gecikmesi olmaması, geliştirme programının şu ana kadar büyük teknik engellerden kaçındığını göstermektedir. Kapasite planlaması, hacim artışı başladığında önemli ölçüde wafer başlangıçlarını işaret etmektedir ve birden fazla fabrikanın katkıda bulunması beklenmektedir.
A14, SRAM ölçeklendirme metriklerinde rakip node'ları geride bırakıyor
Intel’in 18A süreci, TSMC'nin N5'ten beri kullandığı 0,021 µm² yüksek yoğunluklu SRAM hücresi boyutunu ve daha önceki bir konferansta raporlanan 38,1 Mb/mm²'ye kadar olan makro yoğunluğunu kamuoyuna açıklamıştır. Samsung, en son node'ları için karşılaştırılabilir hücre boyutu verilerini yayınlamamıştır. Eğer A14 hücresi 0,017 µm²'nin altında üretilebilirse, TSMC 2028 yılına kadar yüksek yoğunluklu SRAM alanındaki açık sayısal öncülüğü elde edecektir. Intel'in sonraki 14A node'u toplam yoğunluk açısından rekabetçi olarak konumlanmıştır, ancak bu süreç için özel SRAM hücresi verileri henüz yayınlanmamıştır.
Karşılaştırma, üretim silikonu ve tam makro karakterizasyonlar ortaya çıkana kadar tamamlanmamış kalır, ancak yayınlanan bit hücre sayısındaki yönsel avantaj açıktır. Önbelleğe yoğun tasarımlar için uzun vadeli yolları değerlendiren fabrika müşterileri bu metriği, performans, güç, verimlilik ve maliyetle birlikte ağırlıklandıracaktır. SRAM boşluğu, eğer devam ederse, büyük çip içi bellek dizileri gerektiren ürünler için kararları etkileyebilir.
AI Hızlandırıcılar, Daha Yüksek Çip Üzeri SRAM Kapasitesinden Doğrudan Fayda Görecektir
Büyük dil modelleri ve diğer AI iş yükleri, bellek bant genişliği ve kapasitesi üzerinde yoğun bir baskı oluşturur. Çip içi SRAM, aktivasyonlar, ağırlıklar ve ara sonuçlar için en düşük gecikmeli ve en düşük enerjili depolama sağlar. Bu SRAM, hesaplama ile ölçeklenemediğinde, akseleratörler dış HBM veya DDR'ye daha çok bağımlı hale gelir ve hem güç hem de gecikme artar. Bitcell alanının %19'dan fazla azaltılması, tasarımcılara aynı çip tasarımı içinde SRAM bütçesini genişletme veya ek hesaplama birimleri veya daha yüksek bağlantı bant genişliği için alan kazandırma imkanı sunar.
Etki çarpansaldır: daha fazla yerel bellek, mevcut aritmetik birimlerin kullanımını artırır ve her işlemdeki enerji maliyetini azaltır. TSMC'nin kendi mesajlaşması, A14'ü mobil SoC'lerin yanı sıra HPC ve AI uygulamaları için pozisyonlar. Bu segmentlerde erken müşteri ilgisi zaten gözlemlenmiştir. Pratik sonuç, çevre devrelerinin ne kadar verimli ölçekleneceğine ve üretim makrolarının gerektirdiği gerilim ve akımlara bağlı olacaktır, ancak hücre boyutu değişiminin yönü, piyasa ihtiyaçlarıyla uyumludur.
Makro Yoğunluk, Bit Hücreyle Birlikte Destekleyici Devrelerin Ölçeklenmesine Bağlıdır
Daha küçük bir bit hücresi yalnızca ilk adımdır. Tam SRAM makroları, adres dekoderleri, algılama kuvvetlendiricileri, yazma sürücüleri, sütun multiplexerleri ve dahili kendini test etme mantığı içerir. Bu çevre blokları tarihsel olarak diziye kıyasla daha yavaş ölçeklenmiştir. TSMC, boyutsal temel kural ölçeklendirmenin şu ana kadar bildirilen en yüksek makro yoğunluğunu sağladığını belirtiyor ve bu da destekleyici devrelerde eş zamanlı iyileşmeyi ima ediyor. Bağımsız yorumlar, bit hücresi yüksekliğinde yaklaşık %16 azalma ve optimize edilmiş çevre düzenlemelerinin genel sonuca katkıda bulunduğunu belirtmiştir.
Tasarımcılar, yüksek yoğunluklu hücresinin farklı önbellek seviyelerinin erişim süresi ve voltaj gereksinimlerini karşılayabileceğini doğrulamaya devam etmelidir. Hızlı L1 ve L2 önbellekleri, teknoloji makalelerinde verilen en yoğun yüksek yoğunluklu hücreden daha büyük ve daha yüksek akımlı hücreler kullanır. Bu nedenle, yayınlanan sayı her çip üzerindeki her bellek örneği için bir garanti değil, yoğunluk üzerindeki bir üst sınırı temsil eder. Yine de, anlamlı şekilde daha küçük bir yüksek yoğunluklu seçenek mevcudiyeti, kapasiteye kritik olan bloklar için tasarım alanını genişletir.
Gelişmiş Paketleme Elemanları, A14 Platformunu Die Dışına Uzatıyor
A14 NanoFlex Pro tanımı, birkaç ambalaj ve entegrasyon özelliğini içermektedir. Silisyum içi viyalar, 4,5 µm SoIC bağlama adımı için destek sağlayan yenilikçi bir yeniden dağıtım katmanı ve yüksek performanslı MiM kapasitörler, sistem düzeyinde ölçeklenebilirlik için destek unsurları olarak listelenmektedir. Bu unsurlar, gelişmiş ambalajlar içinde daha sıkı çok-die montajları ve daha iyi güç sağlama veya ayırma sağlar. Hesaplama die'lerini ayrı bellek veya HBM yığınlarıyla birleştiren ürünlerde, daha ince bağlama adımı ve geliştirilmiş bağlantı seçenekleri, bileşenler arasındaki gecikmeyi azaltabilir ve bant genişliğini artırabilir.
A14'ün ilk versiyonu geleneksel ön-yüz güç dağıtımını korur; daha sonra yaklaşık bir yıl sonra süper güç hattı arka-yüz güç varyantı beklenmektedir. Bu nedenle yüksek güçlü masaüstü ve veri merkezi parçaları arka-yüz güç revizyonunu bekleyebilirken, mobil ve daha düşük güç tasarımları ilk platformu benimseyebilir. Paketleme yolu, A14'ü yalnızca bir transistör ölçekleme node'u olarak değil, bir sistem teknolojisi olarak görmeyi destekler.
Net birer aşamalar, mevcut pilot çalışmadan 2027 risk üretimi ve 2028 hacmine kadar uzanmaktadır
A14 hala pilot ve müşteri değerlendirme aşamasındadır. Risk üretimi 2027 yılında planlanmıştır ve ardından 2028 yılında hacim üretimi gerçekleştirilecektir. IEDM özeti, hacim üretimi hedefini doğrulamaktadır. 2026 ortalarında yapılan iç test sonuçları, cihaz performansının ve SRAM verimliliğinin hedefin %90'ına yakın olduğunu göstermiş ve programın gerçekçi olduğunu doğrulamıştır. Bazı pazar yorumları, olası hafif bir hızlanmadan bahsetmektedir; ancak TSMC henüz yüksek hacimli üretim tarihini resmen ileriye almamıştır.
Fab inşası ve araç kurulumu, rampa desteği amacıyla devam etmektedir; üretim kurulduğunda ayda on binlerce wafer kapasitesine ulaşması beklenmektedir. Çok yıllık hazırlık süresi, müşterilere tasarım çalışmalarını tamamlama, süreci onaylama ve yazılım ile sistem entegrasyonunu hazırlama zamanı tanımaktadır. Bu nedenle A14 üzerinde üretilen ürünler 2029 yılından önce hacimli olarak ortaya çıkmayacaktır; bu da endüstriye yeni yoğunluk ve performans sınırları etrafında planlama yapmak için öngörülebilir bir pencere sunmaktadır.
CPU'lar ve GPU'lar'da Geleceğin Önbellek Hiyerarşileri, Die Büyüklüğü Oransal Olarak Artmadan Genişleyebilir
Daha küçük, yüksek yoğunluklu hücreler mevcut olduğunda, mimarlar L1, L2, L3 ve özel scratchpad bellekleri arasındaki dengeyi yeniden değerlendirebilir. Büyük son seviye önbellekler, silikon alan açısından daha uygun hale gelir ve bu da sadece kapasite nedeniyle agresif çok-die yığınlamaya olan ihtiyacı azaltabilir. Zaten yerel bellek için büyük alan ayıran GPU tasarımları, tampon boyutlarını artırabilir veya ek akışlı çoğul işlemciler için transistörler serbest bırakabilir. Net etki, performans ile maliyet arasındaki dengede daha büyük esnekliktir.
A14 wafersin fiyatı yüksek kalacağından, ekonomik fayda daha önce alan sınırlarına ulaşılan ürünlerde en açık şekilde ortaya çıkacaktır. Yapay zeka ve yüksek performans segmentlerindeki erken benimseyicilerin, süreç olgunlaştıkça ve maliyetler düştükçe daha geniş kitlelerin benimsemesinden önce ek yoğunluğu ilk kullanması beklenmektedir. Son anlamlı hücre küçültmeden bu güne kadar geçen sekiz yıllık boşluk, birçok mevcut tasarım metodolojisinin statik bir hücre boyutu etrafında oluşturulduğu anlamına gelmektedir; bu metodolojiler şimdi yeni temel seviyeden yararlanmak üzere güncellenecektir.
Üretim Gerçeklikleri, Silikon'un Konferans Sayıları ile Ne Kadar Yakın Olacağını Belirleyecektir
Konferans bitcell verileri, kontrollü koşullar altında optimize edilmiş test yapılarında ölçülmüştür. Üretim makroları, lojik transistörlerle ve karmaşık bağlantılarla birlikte var olurken, gerilim, sıcaklık ve güvenilirlik gereksinimlerinin daha geniş bir aralığını karşılamalıdır. Yardımcı devreler, redündans ve verimlilik artırma özellikleri, saf hücre boyutunda yansımayan alan ekler. Hız-kritik önbellekler için kullanılan yüksek akımlı hücreler, en yoğun yüksek yoğunluklu hücreden daha büyüktür. Düğümün ilk yıllarında wafer maliyeti yüksek olacak, bu nedenle önbelleğin mutlak maliyeti, yoğunluk arttıkça hızla düşmeyebilir.
Bu sınırlamalar, her yeni süreç teknolojisi için standarttır ve rapor edilen küçülmenin önemini azaltmaz; sadece tasarım ekipleri, IP sağlayıcıları ve fabrika süreç mühendisleri uygulamayı iyileştirdikçe tam sistem düzeyi faydanın yavaş yavaş ortaya çıkacağını belirtir. 2028 sonrası gerçek ürün çip fotoğraflarının, makro yoğunluk açıklamalarının ve müşteri yorumlarının izlenmesi, nihai doğrulamayı sağlayacaktır.
Aralık IEDM Oturumu, platformun ilk ayrıntılı teknik açıklamasını sağlayacak
14 Aralık 2026 öğleden sonra, “A14 CMOS NanoFlex Pro Platform Teknolojisi, HPC/AI ve Mobil SoC Uygulamaları İçin 2. Nesil Nano-sheets ve Tam Node PPA Avantajları” başlıklı makale sunulacaktır. TSMC'den gelen yazarlar, SRAM hücresi sonuçlarını, yoğunluk iddialarını, performans ve güç hedeflerini ve destekleyen paketleme özelliklerini sunacaktır. Konferans makaleleri, zaten kamuoyuna açıklanan kısa özetlere kıyasla daha fazla nicel veri, proses kesitleri ve elektriksel karakterizasyon içerir.
Endüstri katılımcıları, ölçülen ve hedeflenen sayıları, yeni hücrenin değişkenliğini ve üretim hazırbulunuşluğu hakkında yapılan tartışmaları inceleyecektir. Sunum, diğer fabrikalardan aynı dönemde sunulan makalelerle doğrudan karşılaştırmaya da izin verecektir. Bu oturuma kadar mevcut bilgiler, özet, şirket yol haritası açıklamaları ve 2026 yılının son Ekimindeki tutarlı ikincil raporlamalara dayanmaktadır. Bu nedenle IEDM konuşması, A14 SRAM hikayesi için bir sonraki büyük kamu kontrol noktasıdır.
SSS
Raporlanan A14 yüksek yoğunluklu SRAM hücresinin boyutu tam olarak nedir ve daha önceki node'lara göre nasıl karşılaştırılır?
TSMC'nin özeti ve destekleyici raporları, yüksek yoğunluklu 6T SRAM bit hücresinin 0,017 µm²'den küçük olacağını belirtiyor. Aynı hücre, 2020'de tanıtılan N5 sürecinden N3E ve N2'ye kadar yaklaşık 0,021 µm² ölçülmüştür. Bu nedenle, çevre üst yükü göz önünde bulundurulmadan, belirli bir silikon alanına sığabilecek hücre sayısında teorik olarak %23'ten fazla artış karşılık gelmektedir.
A14 ne zaman hacim üretime ulaşacak ve ilk ürünler ne zaman ortaya çıkabilir?
Hacimsel üretim 2028 hedeflenmektedir. Risk üretimi 2027 için planlanmıştır. Süreç onaylaması ile ürün tasarımı tamamlanması arasındaki normal gecikme nedeniyle, A14 üzerinde üretilen ürünlerin hacimsel olarak 2029 öncesi sevkiyatı beklenmemektedir.
A14'ün performans ve güç hedefleri N2 ile nasıl karşılaştırılır?
Aynı güçte, A14'in %10–15 daha yüksek hız sağlanması bekleniyor. Aynı hızda, güç tüketiminin %25–30 azalması öngörülüyor. Toplam çip yoğunluğu, mantık ve SRAM ölçeklendirmesinin birleşik etkileriyle yaklaşık %20 artması bekleniyor.
Daha küçük bir bit hücresi, tamamlanmış bir çipte otomatik olarak %19 daha fazla önbellek anlamına mı gelir?
Hayır. Diziyi çevreleyen periferik devreler, dekoderler, algılama güçlendiricileri ve ilgili lojik, ekstra alan kaplar ve tam olarak aynı oranda ölçeklenmeyebilir. Bu nedenle net makro yoğunluk kazancı, ham hücre alanı azalmasından daha düşük olacaktır, ancak TSMC en yüksek makro yoğunluğunu sağladığını iddia etmektedir.
A14 SRAM hücresi, Intel'in açıkladığı verilerle nasıl karşılaştırılır?
Intel’in 18A yüksek yoğunluklu hücresi, 0,021 µm² olarak listelenmiştir ve TSMC'nin N5'ten beri kullandığı boyuta eşittir. A14 hücresi üretimedeki boyutu 0,017 µm²'nin altında kalırsa, TSMC ilgili zaman diliminde bu özel metrikte sayısal bir avantaja sahip olacaktır.
SRAM ölçeklendirmesi, mantık ölçeklendirmesinden bu kadar uzun süre geride neden kaldı?
Altı transistörlü hücre, süreç değişkenliğine, sızıntıya ve düşük gerilimlerdeki kararlılığa duyarlıdır. Transistörleri küçültmeye devam ederken yeterli gürültü marjı ve yazma yeteneğini korumak, saf lojik cihazları ölçeklendirmekten daha zor olmuştur ve bu da N5'ten sonra gözlemlenen çok yıllık durgunluğa neden olmuştur.
Sorumluluk Reddi: Bu genel piyasa bilgisi, üçüncü taraf, ticari veya sponsor kaynaklardan olabilir ve yalnızca referans ve eğitim amaçlı sağlanmıştır; finansal veya yatırım tavsiyesi, teklif, teşvik veya garanti oluşturmaz. Doğruluğu, eksiksizliği, güvenilirliği ve bunun sonucunda ortaya çıkan kayıplar için sorumluluk kabul etmiyoruz. Yatırımlar/trading risklidir; geçmiş performans, gelecekteki sonuçları garanti etmez. Kullanıcılar araştırma yapmalı, dikkatli karar vermeli ve tam sorumluluğu üstlenmelidir. Daha fazla bilgi için lütfen KuCoin’in Kullanım Koşulları ve İşlem Risk Açıklaması’na bakın.
Sorumluluk Reddi: Bu sayfa, kolaylığınız için AI teknolojisi kullanılarak çevrilmiştir. En doğru bilgi için orijinal İngilizce versiyona bakınız.