TSMC ay magpapatuloy sa paggamit ng conventional microbump technology, hindi hybrid bonding, para sa advanced packaging na nag-uugnay sa high-bandwidth memory (HBM) at AI accelerators sa kasalukuyan. Dahil sa development cycle ng mga kaugnay na materyales, mas maliit na pitch na microbumps ay inaasahang magpapatuloy sa paggamit hanggang sa huling mga yugto ng HBM4 at sa maagang bahagi ng HBM5. Ayon sa mga pinagkukunan ng industriya ng materyales noong Setyembre 2, tinanong ni TSMC ang kanyang mga kasamahan sa materyales at kagamitan na mag-develop ng bonding at underfill solutions para sa mga bump na may sukat na humigit-kumulang 5-mikrometro (μm). Sa ibang salita, gusto ni TSMC na maging mas maikli at mas maliit ang mga microbump na kasalukuyang ginagamit sa advanced packaging. Nagsimula na ang mga supplier mula sa Korea at Hapon sa pag-unlad, at inaasahang magsisimula ang mass production ng 5μm-class bumps sa ikalawang kalahati ng 2028. Kasalukuyan, ang taas ng mga bump ay humigit-kumulang 15–25μm para sa third-generation extended HBM o HBM3E, habang ang HBM4 ay malapit nang umabot sa 10μm. Nakapagsabi na ang mga Japanese materials supplier na may hirap silang jaminan ang kalidad sa ilalim ng 15μm. Kaya ang isang 5μm bump ay mababa nang malaki sa kasalukuyang qualification threshold. Ang dahilan kung bakit kailangang gawing mas maikli at mas maliit ang mga bump ay ang height limit ng HBM cube at ang pangangailangan para sa mas mataas na interconnect density. Ayon sa mga spesipikasyon ng JEDEC, ang maximum HBM stack height ay 775μm. Patuloy na tumataas ang bilang ng I/O connections, ngunit dapat manatili sa loob ng limitasyong ito ang kabuuang stack. Sa TSMC’s advanced CoWoS packaging, ang GPU at ang HBM stack—na naka-assembly na ng memory supplier—ay itinataas sa isang silicon interposer gamit ang microbumps. Ang pag-stack ng 16 DRAM dies mismo ay ginagawa sa loob ng HBM package ng mga kumpanya tulad ng SK hynix at Samsung Electronics, hindi ni TSMC. Gayunpaman, habang tumataas ang bilang ng interconnects sa gilid ng accelerator, kailangan ring maging mas maikli at mas malapad ang pagkakasunod-sunod ng mga microbump na ginagamit upang i-mount ang mga device sa CoWoS. Ang first- at second-generation HBM ay gumamit ng relatibong malalaking solder bumps. Habang tumataas ang bilang ng stacked dies at I/O connections, naging pangunahing paraan ang microbumps noong HBM3 generation. Gumamit si SK hynix ng kanilang MR-MUF process, kung saan inilalapat ang liquid underfill pagkatapos ng mass reflow, samantalang gumamit si Samsung Electronics ng TC-NCF, na naglalagay ng film-type underfill sa pagitan ng mga dies bago ang thermocompression bonding. Ang hybrid bonding ay tinatalakay bilang susunod na hakbang. Sa pamamagitan ng pag-alis ng mga bump at direkta na pag-bond ng copper pads, maaaring gawing mas thin at mas malaki ang density ng interconnect. Gumagamit na si TSMC ng teknolohiyang ito, ilalim sa SoIC platform, para sa pag-stack ng logic chips. Gayunpaman, patuloy pa ring ginagamit ang microbumps upang i-attach ang HBM sa interposer. Ang industriya ay nagtatago na alisin ang proseso na napatunayan na sa terms ng yield, inspection, at high-volume manufacturing. Sa scale na 5μm, kailangan ng mga manufacturer na sagutin nang sabay-sabay ang mga isyu tungkol sa void-free underfill, residual flux, at bonding alignment. Dahil sa antas ng kahirapan, tila ibinahagi ni TSMC ang iba’t ibang development tasks sa kanyang mga materials at equipment partners. Ang direksyon sa loob mismo ng HBM stack ay katulad. Noong Hot Chips 2026 noong nakaraang buwan, ipinakita ni SK hynix ang isang roadmap kung saan magpapatuloy sila sa paggamit ng microbump-based MR-MUF hanggang sa HBM4 at HBM4E, hindi pagtatangkilikin ang hybrid bonding. Ang direct bonding ay itinuturing bilang teknolohiya para sa HBM5 at para sa stacks na hihigit sa 20 dies. Naniniwala ang mga obserbador sa industriya na ang desisyon ni JEDEC na palakasin ang maximum HBM stack height mula 720μm hanggang 775μm ay nagbigay ng karagdagang space upang palawakin ang paggamit ng microbumps. Isang pinagkukunan sa industriya ng materyales ay nagsabi, “Ang kahilingan ni TSMC na mag-develop ng mas maliit na microbumps ay maaaring interpretahin bilang isang signal na para sa generation na ito, nais niyang gamitin ang mas mababang-profile na microbumps kaysa lumipat sa direct bonding.” Dagdag pa niya, “Ang mga microbump na mas maliit pa sa 15μm ay naka-develop na, pero mahirap jaminan ang kanilang kalidad. Ang pangunahing hamon ay hindi kaya naman ang bump mismo, kundi ang pagbuo ng isang underfill solution na makakapagbigay ng tiyak na suporta at qualification dito.”