Ayon sa ChainCatcher, ayon sa mga pinagkukunan sa industriya ng materyales noong Setyembre 2, inaasahan ng TSMC na magpapatuloy pa rin sa tradisyonal na micro-bump technology kaysa sa hybrid bonding para sa advanced packaging ng high-bandwidth memory (HBM) at AI accelerators sa maikling panahon. Sa ilalim ng mga cycle ng pag-unlad ng kaugnay na materyales, inaasahan na magpapatuloy ang mas maliit na pitch micro-bumps hanggang sa huling bahagi ng HBM4 at maagang bahagi ng HBM5. Kinabibilangan ng TSMC ang mga kasamahan sa materyales at kagamitan na magdevelop ng mga solusyon para sa bonding at underfill ng mga bump na may sukat na humigit-kumulang 5 microns, at nagsimula na ang mga supplier mula sa Timog Korea at Hapon sa pagbuo nito, na may inaasahang magsisimula ang mass production ng 5μm bump noong ikalawang kalahati ng 2028. Kasalukuyan, ang taas ng bump para sa ikatlong henerasyon na extended HBM, o HBM3E, ay humigit-kumulang 15–25μm, habang ang HBM4 ay malapit sa 10μm. Nag-ahon na ang mga Japanese material supplier na mahirap pangakainin ang kalidad sa ilalim ng 15μm. Pinapababa at pinapalitan ang bump dahil sa limitasyon sa taas ng HBM cube at ang pangangailangan para sa mas mataas na density ng interconnect. Itinakda ng JEDEC na ang maximum na taas ng HBM stack ay 775μm. Sa TSMC’s advanced CoWoS packaging, ang HBM stack na naka-assembly na ng GPU at mga supplier ng memory ay nakakabit sa silicon interposer gamit ang micro-bumps, kung saan ang 16-layer DRAM die stack ay natatapos sa loob ng HBM package ng mga kumpanya tulad ng SK hynix at Samsung Electronics. Ang unang at ikalawang henerasyon ng HBM ay gumagamit ng mas malalaking solder bumps, habang naging pangunahin ang micro-bumps sa paligid ng HBM3. Gumagamit ang SK hynix ng MR-MUF process, samantalang gumagamit ang Samsung Electronics ng TC-NCF. Ang hybrid bonding ay nagpapahintulot sa mas thin at mas malapit na interconnect sa pamamagitan ng direkta bonding ng copper pads, at ginagamit na ito ng TSMC sa SoIC platform para sa stacking ng logic chips, subalit patuloy pa ring ginagamit ang micro-bump para i-connect ang HBM sa interposer.
TSMC ay magpapatuloy sa paggamit ng micro-bump packaging para sa HBM hanggang sa HBM5
ChaincatcherI-share
Summary
Iiwasan ng TSMC ang micro-bump packaging para sa HBM sa AI chips hanggang sa HBM5, ayon sa ChainCatcher. Nagtatrabaho ang kumpanya kasama ang mga supplier sa isang 5-micron bump solution para sa mass production noong 2028. Gumagamit ang HBM3E ng 15–25μm bumps, habang gumagalaw ang HBM4 patungo sa 10μm. Ang mga trader na nag-evaluate sa risk-to-reward ratio ay maaaring subaybayan kung paano nakakaapekto ang packaging technology sa performance at gastos ng chip. Ang TA para sa crypto ay nagsasabing dapat panatilihin ang pagmamasid sa mga asset na may kinalaman sa semiconductor habang tumataas ang paggamit ng HBM.
Source:Ipakita ang original
Disclaimer: Ang information sa page na ito ay maaaring nakuha mula sa mga third party at hindi necessary na nagre-reflect sa mga pananaw o opinyon ng KuCoin. Ibinigay ang content na ito para sa mga pangkalahatang informational purpose lang, nang walang anumang representation o warranty ng anumang uri, at hindi rin ito dapat ipakahulugan bilang financial o investment advice. Hindi mananagot ang KuCoin para sa anumang error o omission, o para sa anumang outcome na magreresulta mula sa paggamit ng information na ito.
Maaaring maging risky ang mga investment sa mga digital asset. Pakisuri nang maigi ang mga risk ng isang produkto at ang risk tolerance mo batay sa iyong sariling kalagayang pinansyal. Para sa higit pang information, mag-refer sa aming Terms ng Paggamit at Disclosure ng Risk.