Ipakita ng SemiAnalysis Teardown na ang SMIC's N+3 node ay katumbas ng Intel's 18A sa metal pitch

iconChainthink
I-share
AI summary iconSummary
Isang bagong teardown ng SemiAnalysis ay ipinakikita na ang N+3 node ng SMIC, na ginagamit sa Huawei's Kirin 9030, ay nakakamit ng 32.5nm metal pitch—mas maliit kaysa sa 36nm ng Intel na 18A. Sa kabila ng walang EUV, gumagamit ang SMIC ng DUV at advanced na disenyo upang makapagkatulad sa density ng Intel. Gayunpaman, ang performance at power efficiency ay patuloy na naiiwan. Habang ang fear and greed index ay malapit sa neutral, ang mga altcoin na dapat bisitahin ay maaaring makaranas ng muli ang interes habang hinahanap ng mga investor ang mga understated na pagkakataon sa gitna ng magkakaibang sentiment.

Guest: Dylan Patel, founder ng SemiAnalysis

Host: Walang host (independent commentary video)

Source ng podcast: SemiAnalysis

Nakalampas ba ng China ang Intel?

Air date: July 20, 2026

Pahayag ng interes: Ang video na ito ay isang pagsusuri sa unang pampublikong ulat ng STEEL Disassembly Lab mula sa SemiAnalysis, na direktang ipinapromote ang kanilang bayad na serbisyo sa pagdisassemble. May direktang komersyal na kompetisyon ang SemiAnalysis sa matandang lider sa pagdisassemble na TechInsights (na kasalukuyang binibili ng private equity, at ang kita ng SemiAnalysis ay napatalsik na ang TechInsights). Ang mga sumusunod ay isang tapat na pagpapakita ng kanilang teknikal na pagsusuri at hindi nagpapahiwatig ng posisyon ng pahayagan.

Mga pangunahing punto

Inilabas ng SemiAnalysis ang pinakabagong flagship chip ng Huawei, ang Kirin 9030, at sinukat ang pinakamaliit na lapad ng metal line sa ilalim ng elektronikong mikroskopyo. Ang resulta: ang pinakamaliit na metal spacing ng third-generation 7-nanometer process ng SMIC, ang N+3, ay 32.5 nanometer lamang—mas maliit kaysa sa 36 nanometer na ginagamit ng Intel sa kanilang pinakabagong 18A process sa Panther Lake. Isang Chinese wafer fab na nakakawala sa supply ng EUV lithography machine, ay nakalampas sa density ng routing ng advanced node ng Intel.

Ngunit binigyan na ng babala ng SemiAnalysis sa kanilang sariling report na ang numero na ito ay pinili nang may kusang pagpili. Ang N+3 ay talagang nakasabay sa transistor density ng N6 ng TSMC, ngunit sa gastos ng quadruple patterning, higit pang masks, mas mataas na gastos, at mas mababang yield; ang performance at power consumption ay naiwan pa rin, at ang Kirin 9030 ay maaaring katumbas lamang ng isang Android flagship mula sa tatlong taon ang nakalipas. Sa madaling salita, ang mga chip ng China ay naiiwan pa rin ng ilang taon, ngunit ang pagiging naiiwan ay hindi katumbas ng pagkakasara. Ang mga pagsasara sa pag-export ay hindi nakatigil sa China, kundi nagbigay lang ng ibang tanong. Ang huling pangungusap sa video ang pinakamahalagang pag-iisipan: hindi kailangan ng China na masabayan ang TSMC, kailangan lang na maging sapat na magaling upang hindi na kailangan ng TSMC.

Mga nakakatulong na pagsusuri

Tungkol sa nakakagulat na numero sa pamagat

Paano makakamit ang density na EUV nang walang EUV?

Tungkol sa pagkakapareho ng density at pagkabigo sa performance

Tungkol sa bakit takot pa rin ang mga tao sa China

Tungkol sa totoong pambubuksan ng tagumpay

Ano ang kalalabasan ng pagkakawala ng EUV sa China?

Sa kasalukuyan, ang mundo ng paggawa ng semiconductor ay nahahati sa dalawang grupo: ang may EUV lithography machine at ang walang EUV. Ang pagkawala ng EUV ay isang malinaw na kahinaan para sa China, ngunit gaano kalaki ang pagkakaiba sa paggawa?

Ito ay isang HiSilicon Kirin 9030, ang chip sa pinakabagong flagship phone ng Huawei. Ilang linggo ang nakalipas, sinagip ng SemiAnalysis ito at isinama sa electron microscope upang masukat ang pinakamaliit na conductor sa loob ng chip, o tinatawag na metal pitch. Ang resulta ay naging hindi inaasahan.

Ang pinakamaliit na distansya ng metal sa Kirin 9030 ay lamang 32.5 nanometro, mas maliit kaysa sa Panther Lake, na gumagamit ng bagong 18A node ng Intel. Isang fab sa China na nakakawala sa pinakamodernong kagamitan at walang EUV, mas malapit ang density ng pagpapalipat nito ng halos 10% kaysa sa pinakamalikhaing EUV node ng Intel.

Sa video na ito, i-clarify ang tatlong bagay: Paano nagawa ni SMIC na gawin ito nang walang EUV; bakit mas maliit ang linya ay hindi palaging mas mabuti; at bakit kahit nasa likod ng ilang taon, ang China ay nagsisimula nang maging mahalagang player sa mesa ng paggawa ng wafer.

STEEL Lab ng Pagkakabuo: Saan nagmumula ang mga numero na ito

Una nating pag-usapan kung saan galing ang mga numero at pagsukat na ito, dahil ang proseso mismo ay lubos na kakaibang.

Ginawa ni SemiAnalysis ang isang laboratoryo para sa pagkakabukas, tinatawag na STEEL, na ang buong pangalan ay SemiAnalysis Teardown Engineering and Evaluation Lab. Ang pagkakabukas, ayon sa kahulugan nito, ay ang pisikal na pagkakabukas ng mga pinakamoderno na chip sa mundo upang gawin ang reverse engineering kung paano ito ginawa. Sa nakalipas na halos dalawampung taon, ang iisang kumpanya lamang ang may kakayahang gawin ito sa malaking iskala, ngayon ay hindi na ganun.

Kaya ang lahat ng mga bagay na makikita mo sa susunod—ang seksyon, lapad ng linya, bilang ng transistor—lahat ay direktang galing sa STEEL.

Nakatulog sa "operating table" ang Kirin 9030, ang flagship SoC ng Huawei, na batay sa ikatlong henerasyon ng 7-nanometer proseso ng SMIC, na may loob na kodename N+3, at ang pinakamalikhaing proseso sa China sa kasalukuyan.

Ngunit ang isang numero ay walang kahulugan kung pinag-iisa; kailangan nito ang isang batayan. Kaya, sinplit din ng STEEL ang isang iba pang chip, ang MediaTek Helio G99, isang mura na SoC para sa mobile phone na gumagamit ng proseso ng TSMC N6. Ang dahilan ay simpleng: ang TSMC N6 at ang SMIC na 7-nanometer N+3 ay nasa parehong antas, parehong level ng node. Ang isa ay ginawa gamit ang pinakamahusay na kagamitan mula sa Kanluran, habang ang isa ay ginawa sa China, sa ilalim ng mga pagpipigil sa pag-export. Kapag isinama ang dalawang ito sa iisang mikroskopyo, inaasahan na makakapagbigay ito ng buong kuwento.

N+3 vs N6: Totoo nang makamit ang parehong densidad

Huwag muna tingnan ang pagkukumpara sa pamagat ng Intel 18A, tingnan muna ang N+3 sa N6. Natupad ba ng SMIC ang N+3 na gawing mas maliit ang metal spacing kaysa sa N6? Simpleng sagot: Oo.

Ang pinakamaliit na metal spacing na natuklasan sa Kirin 9030 ay 32.5 nanometer, habang ang pinakamaliit na metal spacing ng Helio G99 batay sa N6 ay 40 nanometer, isang malaking pagkakaiba.

Ngunit ang "mas makitid ang linya" ay tumutukoy sa densidad, kung ilang lohika ang maaaring i-fit sa isang milimetro kwadrado, at hindi direktang nagpapakita kung gaano kahusay ang buong chip o node. Ang minimum metal spacing ay bahagi lamang ng ekwasyon; hindi ito nagpapakita kung gaano kalakas ang logic switch o gaano karaming kuryente ang nasasayang.

Tungkol lamang sa densidad, natupad talaga ni SMIC. Ang N+3 ay halos 113 milyong transistor bawat sq mm, habang ang TSMC N6 ay halos 108 milyon. Kaya tama, ang pinakabagong DUV node ni SMIC ay talagang lumampas sa densidad ng isang EUV node.

Paano makakamit ang EUV-level density nang walang EUV: Multi-patterning at DTCO

Paano makakamit ang density ng EUV kung walang EUV? May dalawang paraan, at bawat isa ay may kanyang gastos.

Ang unang paraan ay ang multi-patterning. Ang EUV ay nagbibigay sa iyo ng isang relatiwong detalyadong pattern sa isang shot. Walang EUV, kailangan mong maging mas malikhaing. Ang proseso ay ang paggawa ng isang groser na pattern, pag-deposito ng isang thin spacer dulo ng edges, pag-etch, at paggamit ng mga spacer bilang isang bagong, mas maliit na mask. Parang pagguhit ng isang linya, pag-trace ng dalawang gilid upang makakuha ng dalawang mas maliit na linya, at pag-uulit nito. Isang pagkakagawa ay tinatawag na Self-Aligned Double Patterning (SADP), at self-aligned dahil ang spacer ay nagkakaroon ng sariling definisyon batay sa umiiral na pattern. Dalawang beses na paggawa ay tinatawag na Quadruple Patterning (SAQP). Ang pinakamaliit na layer ng SMIC ay nangangailangan ng bersyon na ito.

Bawat dagdag na paglalakbay, dagdag na shield, dagdag na pag-align, at dagdag na pagkakamali—mas mataas ang gastos, mas mababa ang yield. "Alam mo na hindi ko paborito ang mababang yield."

Ang pangalawang paraan ay ang DTCO, o co-optimization ng disenyo at proseso. Ibig sabihin ay hindi na itinuturing ang disenyo ng chip at proseso ng paggawa bilang dalawang hiwalay na problema, kundi isang buong optimisasyon. Sa praktikal na pagganap, ito ay naglalayong i-compact ang sariling layout ng unit: gumagamit ng mas kaunting fin sa bawat transistor, direktang isasagawa ang contact ng gate sa itaas ng active gate sa halip na nasa gilid, o pagsususpinde ang distansya ng paghihiwalay sa pagitan ng mga kapitbahay na unit.

Bawat teknik ng DTCO ay nakakakuha ng kaunting area, ngunit bawat isa ay naggagawa rin ng transistor na mas mahina at mas mahirap i-model. Kaya nga, ang SMIC ay talagang nakasabay sa density ng EUV node ng TSMC, ngunit sa pamamagitan ng paggamit ng higit pang mask, higit pang hakbang, at higit pang posibilidad ng pagkabigo upang brute force ang DUV. Hindi ito katumbas.

Nakapagkatumbas na ang density, ngunit bumaba ang performance at power consumption

Ang densidad ay tila nakakapagtaka, ngunit rito rin nagsisimula ang pagbagsak. Dahil ang area ay ang pinakamadaling baguhin na dimensyon, ang power consumption at performance naman ay mas mahirap.

Noong magsimula nang mawala ang Dennard Scaling sa gitna ng dekada 2000, ang lumang patakaran na pinangalanang si Robert Dennard—na ang pagpapaliit ng transistor ay nagdudulot ng mas mabilis at mas enerhiyang maaasahan—ay nawala na. Natapos na ang libreng pagpapaliit; pagkatapos ng DTCO, kailangan mong ipaglaban ang bilis at efficiency nang hihiwalay, at hindi mo na makukuha ang parehong isda at alimango.

Ito ang eksaktong makikita sa SMIC N+3 node. Ang Kirin 9030 Pro ay isang relatiwong malapad na chip, ngunit ang performance nito ay kasing antas lamang ng mga android flagship noong tatlong taon ang nakalipas. Kumpara sa pinakamahusay na mga chip ng Apple, Qualcomm, MediaTek, at Samsung ngayon, wala itong magkakasabay. Mas malaki ang pagkakaiba sa efficiency kaysa sa speed.

Ang pinakakaraniwang halimbawa ay ang mga maliit na efficiency cores ng Apple, talagang maliit na mga core. Ang integer performance ng Apple’s E-cores ay lumampas sa Huawei’s prime core, at gumagamit lamang ng halos 1 watt, habang ang Huawei’s prime core ay gumagamit ng 4.5 watt. Sa pagkalkula ng performance bawat clock cycle, ang Huawei’s prime core ay nasa antas ng Arm Cortex-X2, isang disenyo mula 2021. Nangunguna ito bilang isang dakilang insinyeriya. Ngunit ang Apple’s M1 noong 2020, sa parehong antas ng power consumption, ay mas mabilis ng halos 35% sa bawat clock cycle. At ang kasalukuyang lider sa industriya ay nasa mas mataas na antas kaysa sa dalawa.

Kaya ang N+3 ay may kaunting kahusayan sa densidad kumpara sa N6 ng TSMC, ngunit ang N6 ay isang node na ilang taon na ang nakalipas. Ang Apple at Qualcomm ay nagsisimula na sa N4, N3—mas malapit ang densidad at mas magandang kurba ng voltage-frequency. Ang mga chip batay sa N2 ay darating din sa huli ng taon. Mas marami ang transistor nila, at bawat isa ay mas mabilis na nagpapalit sa mas mababang konsumo ng enerhiya. Ang SMIC ay naglalaban sa tamang dimensyon. Nagiging mas maliit ang linya, tumataas ang densidad, ngunit ang pisikal na teknolohiya ng node ay hindi sumunod.

Kumpara sa Intel 18A: Totoo ang pamagat, ngunit ang dami ay hindi ang nagpapasya sa tagumpay

Ipagkasingkasing ang N+3 at ang pinakabagong 18A ng Intel, mas makikita ang pagkakaiba. Sa papel, maaari ng 18A magkaroon ng 32-nanometer M0 metal spacing, katulad ng N+3. Ngunit sa Panther Lake, gumagamit ang Intel ng malawakang mga high-performance cell, at pinapalawig ang metal spacing hanggang 36 nanometer.

Ayon sa mga layunin sa disenyo, mas maluwag na M0 spacing ay nagdadala rin ng mga benepisyo sa gastos at yield dahil ito ay nagbabawas sa kumplikasyon. Ngunit ang kondisyon ay may kalayaan kang pumili kung saan at paano i-scale, na nangangahulugan na ang pamagat na “Mas Mabilis kaysa sa Intel” ay totoo, ngunit hindi ito nagpapakita ng kompetensya. Ang mga numero ay totoo, ngunit ang mga ito ay sinusukat ang mga bagay na hindi nagpapasiya kung sino ang mananalo.

Sa pagkukumpara ng density ng transistor, ang 18A ay malinaw na nangunguna sa N+3, kahit na ang pagitan ng metal ay kaunti lang ang mas maluwag. Dahil tulad ng mga chip ay higit pa sa density, at ang density ay higit pa sa pagitan ng metal M0. Ang backside power delivery ay nagpapahintulot sa iyo na gawing mas maliit ang pagitan ng metal sa harap, dahil ang mga koneksyon sa power ay papasok mula sa likuran ng chip.

Bakit takot pa rin ang mga tao sa China: Ang pagiging nakalipas ay hindi katumbas ng pagkakapit sa isang lugar

Bakit pa takot ang mga tao sa China? Dahil ang pagiging nasa likod ng ilang taon ay iba sa pagiging nakakapit sa isang lugar.

Mayroon pa akong espasyo para sa pag-unlad ng SMIC sa DUV. Mas maliit na mga lower metal, tulad ng M0 na lang ay ang unang metal layer, at mayroon pa ring maraming iba pang layer. Mas maikling cell at mas malapit na gate pitch. Sa papel, ang hinaharap na N+4 ay maaaring makasabay sa density ng TSMC N5, at ang N+5 na may backside power delivery ay maaaring makamit ang density ng Intel 18A. Pero ulitin ko pa, ito ay tungkol lamang sa density—hindi makakasabay sa power consumption at performance.

Ang susi ay ang pagkakasunod-sunod ng hirap. Bawat optimisasyon ay maaaring maging makatwiran nang hiwalay, ngunit kung walang EUV na magpapag-ugnay sa lahat ng ito, bawat bagong node ay mas mabagal, mas mahal, at mas hindi mapagbigay kaysa sa nakaraan. Maaari mong patuloy na pumapalabas, ngunit ang pader ay gagawing mas malalim.

Hindi tinigil ng pagpapalit ng pagsasaliksik ang China, kundi nagbago lamang sa isang iba pang tanong na sinusolusyon ng China.

At ang kaalaman ay nagkakalat. Hiningi mula sa SMIC na bigyan ng lisensya ang N+2 at N+3 sa iba pang lokal na fab. Kung ang mga karanasan sa mga proseso na ito ay magkakaroon ng epekto sa AI acceleration, ang mga punto ng pagkakasakop ay hindi na magiging isang tiyak na fab na maaaring sasabihin, kundi isang buong ecosystem.

Totoong tagumpay: Sapat na maganda upang hindi na kailangan ang TSMC

Mabilis na pagsusuri sa 7-nanometer N+3 node ng SMIC. Walang EUV, walang pa ring backside power delivery. Mas mataas ang kumplikasyon, mas mataas ang gastos, at malinaw ang pagkakaiba sa efficiency. Ayon sa bawat mahalagang tukoy sa modernong teknolohiya, hindi nakakalapit ang China sa TSMC, Intel, at Samsung. Malinaw ito sa ilalim ng mikroskopyo.

Ngunit ang "nababawasan sa harap" at "hindi mahalaga" ay dalawang magkaibang bagay. Kung ang mga lokal na chip ay magaling na makagamit sa mga telepono, pag-iisip, network, o anumang larangan na may sensitibong seguridad, iyon ay panalo. Hindi kailangan ng China na maging TSMC upang maging may-kahulugan. Kailangan lang nilang maging magaling upang hindi na kailangan ng TSMC.

Ang lahat ng nilalaman sa video ay galing kay STEEL: ang annotation, block-level na analisis, at direkta na cross-section ng electron microscope sa loob ng logic at storage. Marami pang hindi naipaliwanag sa video: ang buong proseso, material analysis, pagsukat ng fin, at deconstruction ng packaging. Kung gusto mong makita ang mas malalim na pag-aaral ng pinakabagong node ni SMIC, tingnan ang deconstruction article ng SemiAnalysis, ang link nasa description ng video.

Ito ang unang pampublikong ulat ng STEEL, at mas marami pa ang darating. Kung nagustuhan mo ang ganitong uri ng nilalaman, mag-subscribe ka. "Gusto kong marinig ang inyong opinyon tungkol dito. Sapat na ba ito upang hindi na kailangan ang TSMC? Sabihin mo sa komento."

Ipinagkakaisa at inilalahad ni DeepTide TechFlow

Disclaimer: Ang information sa page na ito ay maaaring nakuha mula sa mga third party at hindi necessary na nagre-reflect sa mga pananaw o opinyon ng KuCoin. Ibinigay ang content na ito para sa mga pangkalahatang informational purpose lang, nang walang anumang representation o warranty ng anumang uri, at hindi rin ito dapat ipakahulugan bilang financial o investment advice. Hindi mananagot ang KuCoin para sa anumang error o omission, o para sa anumang outcome na magreresulta mula sa paggamit ng information na ito. Maaaring maging risky ang mga investment sa mga digital asset. Pakisuri nang maigi ang mga risk ng isang produkto at ang risk tolerance mo batay sa iyong sariling kalagayang pinansyal. Para sa higit pang information, mag-refer sa aming Terms ng Paggamit at Disclosure ng Risk.