有傳聞稱英偉達 Rubin 上的 HBM 將減配，實際情況為何？這並非指已開始交付並逐步放量的標準 Vera Rubin NVL72 減配，而是英偉達計劃於 2027 年下半年推出的 Rubin 升級版——Rubin Ultra 版，其配置規格尚未最終確定。多家機構認為，相較於英偉達在 GTC 上公布的激進版 Rubin Ultra 配置，最終規格可能有所降低。以下詳述： 1、標準版 Vera Rubin 目前進度 標準 Vera Rubin（NVL72）已開始交付。於 6 月 1 日前後，Dell 率先向 CoreWeave 交付首批基於 Vera Rubin NVL72 的系統，CoreWeave 完成業界首次完整 bring-up 與驗證。 至 7 月，已有數十家客戶收到測試機架／初期出貨，包括 CoreWeave、Microsoft、OpenAI、Anthropic、SpaceX AI、Google Cloud、Oracle、Nebius 等，部分已於客戶資料中心運行。 秋季將啟動更大規模交付，整體進度比 Blackwell 更為順利，機架組裝時間大幅縮短（約 5 分鐘級）。此前黃仁勳與英偉達官方已明確否認標準 Vera Rubin 存在重大延期，路線圖保持完整。 2、原計劃於 2027 年下半年推出的 Rubin Ultra 版（標準版升級版）進展 1）GTC2026 公布的激進配置（目標 2027 年） （一）計算 Die：單一封裝內整合 4 個接近光罩極限尺寸（near-reticle-sized）的計算芯粒（相較標準 Rubin 的 2 個 Die 翻倍）。 （二）HBM 配置：16 個 HBM4E 堆疊，記憶體容量達單封裝約 1 TB HBM4E（業界首款 TB 級 AI 加速器）。 （三）採用更先進的封裝技術（CoWoS-L 相關），搭配全新 Kyber 機架（垂直托盤、預設液冷），可支援 NVL144 等高密度配置（單機架最多可容納 144 個 GPU 封裝），整體算力與頻寬目標顯著高於標準 Vera Rubin。 原計畫配置大幅躍升單封裝性能，強調極致密度與記憶體容量，專為超大規模模型設計。 2）6 月底 SemiAnalysis 等機構報告指出，因 TSMC CoWoS-L 封裝基板翹曲（warpage）、光罩尺寸限制、良率與製造執行難題，原四 Die + 16 HBM4E 設計已被取消。TSMC 下一代 CoPoS（Chip-on-Panel-on-Substrate）量產預計要到 2028 年底至 2029 年，無法趕上 2027 時程。 可能的調整為取消四 Die 方案，轉向雙 Die 設計（與標準 Rubin 相同）＋ 8 個 HBM4E 堆疊，單封裝計算規模與記憶體頻寬大致減半。 容量示例：約 384 GB/GPU（例如 8 個 12-Hi、每堆疊 48 GB 的 HBM4E），仍高於標準 Rubin 的 288 GB HBM4，但遠低於原計畫的 1 TB 目標。 頻寬方面，HBM4E 單堆疊速率更高（可達更高 pin rate，如 16 Gbps 級別），但總堆疊數減半，整體仍不及原計畫。 此為相較原計畫的明顯縮水，但可透過機架級擴展（增加封裝數量）部分補償系統級性能。 3）7 月底 TrendForce 最新報告指出，Rubin Ultra 的 HBM 規格仍未最終敲定。因供應緊張與價格上漲，NVIDIA 優先保障出貨量、I/O 速度與整體規模。英偉達可能考慮更低規格選項，例如 HBM4E 8hi（8 層堆疊，容量更低）等。 TrendForce 報告提及四種可能的 HBM 配置方案，核心在於容量與供應確定性之間的權衡。最終規格預計於 2026 年下半年驗證後確定。英偉達目標仍為 2027 年出貨，但更務實地平衡性能、成本與可製造性。 總結 1）標準 Vera Rubin 已開始量產交付，計劃於秋季擴大出貨量，節奏與規格應維持不變。 2）原計劃於 2027 年下半年推出的 Rubin Ultra 版，其配置規格相較今年 GTC 公布的激進版（4 Die + 16 HBM4E ≈ 1 TB），可能調整為雙 Die + 8 HBM4E ≈ 384 GB 左右（標準 Rubin 的 288 GB HBM4），但目前尚未最終確定具體規格。