ChainCatcher 消息，據材料行業消息人士於 9 月 2 日透露，台積電預計在短期內繼續使用傳統微凸塊技術，而非混合鍵合，用於連接高帶寬存儲器 HBM 與 AI 加速器的先進封裝。考慮到相關材料的開發週期，更細間距的微凸塊預計將沿用至 HBM4 後期及 HBM5 早期。台積電已要求材料與設備合作夥伴開發約 5 微米級凸塊的鍵合與底部填充解決方案，韓國與日本供應商已開始開發，5μm 級凸塊的量產預計於 2028 年下半年開始。目前第三代擴展 HBM 即 HBM3E 的凸塊高度約為 15–25μm，HBM4 則接近約 10μm。日本材料供應商此前表示難以保證 15μm 以下的品質。縮短並細化凸塊是因為 HBM 立方體高度限制及更高互連密度的需求。JEDEC 規定 HBM 堆疊最大高度為 775μm。在台積電先進 CoWoS 封裝中，GPU 與存儲器供應商已組裝的 HBM 堆疊通過微凸塊安裝至矽中介層上，16 層 DRAM 晶粒堆疊由 SK hynix 與三星電子等在 HBM 封裝內完成。第一代與第二代 HBM 使用較大的焊料凸塊，微凸塊在 HBM3 代左右成為主流。SK hynix 使用 MR-MUF 工藝，三星電子使用 TC-NCF。混合鍵合可透過直接鍵合銅焊盤實現更薄更密的互連，台積電已在 SoIC 平台用於邏輯晶片堆疊，但 HBM 仍以微凸塊連接中介層。
台積電將持續使用微凸塊封裝技術於 HBM，直至 HBM5
Chaincatcher分享
精華摘要
根據 ChainCatcher 的報導，台積電將在 HBM5 之前繼續使用微凸塊封裝技術於 AI 芯片的 HBM。該公司正與供應商合作開發 5 微米凸塊解決方案，以實現 2028 年的大規模生產。HBM3E 使用 15–25μm 凸塊，而 HBM4 則正轉向 10μm。評估風險報酬比的交易員可關注封裝技術如何影響晶片效能與成本。加密貨幣的技術分析建議，隨著 HBM 的採用增加，應留意與半導體相關的資產。
來源:顯示原文
免責聲明：本頁面資訊可能來自第三方，不一定反映KuCoin的觀點或意見。本內容僅供一般參考之用，不構成任何形式的陳述或保證，也不應被解釋為財務或投資建議。 KuCoin 對任何錯誤或遺漏，或因使用該資訊而導致的任何結果不承擔任何責任。
虛擬資產投資可能存在風險。請您根據自身的財務狀況仔細評估產品的風險以及您的風險承受能力。如需了解更多信息，請參閱我們的使用條款和風險披露 。