台積電在資料中心共封裝光學（CPO）領域佔據領先地位，博通和英偉達基於台積電技術的 CPO 交換機已向客戶送樣或出貨。文章作者、來源：華爾街見聞
在當前數據中心的「共封裝光學（CPO）」競賽中，台積電已憑藉博通和英偉達的產品進展佔據先機。與此同時，三星或許將籌碼押注於下一階段。
7 月 12 日，機構 PhotonCap 發布實地調研文章，指出面向交換機的 CPO 已正式從技術驗證邁向客戶部署階段。
台積電在這一賽道的製造與先進封裝能力，已經得到了首批頂級商業項目的驗證。但未來的戰局，遠比眼下的交換機CPO複雜得多。
當光學 I/O（光互連接口）深入至異構計算晶片（XPU）與高頻寬記憶體（HBM）所在的封裝內部時，誰能主導這三者的協同設計，誰就將重塑整個產業的競爭維度。
三星電子高級副總裁崔元京於7月9日在Nano Korea提出，公司正在開發2.xD先進封裝，旨在將HBM、邏輯晶片與矽光晶片整合至同一封裝中。此方向正瞄準未來AI計算封裝的光學I/O。
目前台積電領跑「Switch CPO」
In the current CPO market, TSMC is the undisputed leader.
調查顯示，博通基於台積電 COUPE（緊湊型通用光子引擎）平台的 102.4Tbps CPO 以太網交換機，已向早期客戶送樣。
同時，英偉達的 Quantum-X 光子交換機已開始出貨，Spectrum-X 以太網光子交換機也已進入生產階段，首批採用者包括 CoreWeave、Lambda 和甲骨文。
這一代產品的共同之處在於：光學引擎被部署在交換機 ASIC（專用積體電路）附近。其核心製造基礎，是台積電成熟的矽光子技術與 SoIC 3D 堆疊能力。
在這一架構下，競爭的重點在於光子積體電路（PIC）與電子積體電路（EIC）的堆疊、鍵合，以及它們與交換機封裝的整合。在這個階段，HBM 並非必要組件。
相比之下，三星公開的「一站式（Turnkey）CPO 方案」路線圖將目標定在了 2029 年。若以現有交換機 CPO 的出貨量和客戶驗證作為衡量標準，三星尚未形成與台積電同頻的商業化節奏。
功耗焦慮推動光學引擎向計算晶片「逼近」
光學 I/O 從傳統的板級（Board-level）向封裝內部遷移的最核心驅動力是能耗。
三星晶圓代工（Foundry）在 OECC 2026 準備的展示材料揭示了一個關鍵階梯：
- 當可插拔光模組部署在板級時，單比特能耗約為 10 pJ；
- 當光學引擎被放置在交換機附近的基板（Substrate）上時，能耗降至約 5pJ；
- 若光學 I/O 進一步深入到 XPU 附近的中介層（Interposer），能耗可大幅降至約 2 pJ。
這一變化的核心邏輯在於「縮短電信號傳輸距離」。光學引擎越靠近計算晶片，電氣鏈路就越短，為補償板級走線和連接器損耗所需的信號調節也就越少。
因此，先進封裝成為了將「物理功耗優勢」轉化為「商業產品優勢」的關鍵環節。這並不意味著 CPO 會立即取代可插拔光模組，兩者將在不同的傳輸距離和功耗預算下長期共存。
但三星的數據預測揭示了趨勢：可插拔光學市場的年增長率超過 25%，而 CPO 市場的年增長率則高達 150% 以上。資本和研發資源正瘋狂湧向高集成度的光學架構。
兩種 CPO 架構，三星與台積電的錯位競爭
將「交換機CPO」與「XPU-HBM光學I/O」混為一談，會嚴重低估下一階段競爭的複雜性。實際上，這是兩種完全不同的架構：
第一種是目前主流的“交換機CPO”。光學引擎放置在交換機ASIC旁邊，博通和英偉達的產品即屬於此類。它解決的是高頻寬交換場景下的互連功耗和訊號完整性問題。台積電的護城河在於矽光技術、先進鍵合和交換機封裝整合。
第二種是面向「XPU-HBM 系統」的光學 I/O 封裝。其結構是在中介層上同時配置 XPU（或 GPU）、HBM 以及包含 PIC 和 EIC 的光學引擎。此時，光學 I/O 不再是交換機的周邊組件，而是真正成為了「計算封裝」的一部分。
三星高階主管近期提出的 2.xD 先進封裝，正是針對這一方向。該方案計劃將 HBM、邏輯晶片與矽光晶片整合於同一封裝中，並透過面板級再佈線層（RDL）中介層擴展系統封裝能力，以應對 AI 資料中心對海量頻寬的吞吐需求。
對投資者而言，這兩種架構的競爭邏輯截然不同：前者考驗的是單一的製造與封裝工藝；而後者，則要求計算、記憶體、光學和封裝在「設計初期」就進行深度聯合優化。
三星的底牌與多裸片良率的現實約束
三星最大的潛在差異化優勢在於其「三位一體」的業務版圖，它同時擁有 HBM、邏輯晶片代工和矽光平台。
TSMC 虽然擁有頂尖的邏輯代工、矽光技術與 CoWoS 封裝能力，但它本身不生產 HBM。
三星已能透過 SF4 基礎裸片將 HBM 與其晶圓代工能力連接，並建立了自己的矽光平台。這意味著，三星理論上可在內部完成 HBM 介面、邏輯 I/O、光學引擎和熱管理的聯合協同設計，而不必看外部存儲供應商的臉色。
2.xD 封裝面臨著極其嚴苛的「多晶片良率」考驗。當邏輯晶片、HBM、PIC、EIC 和中介層被塞入同一個封裝時，任何一個元件的失效都會導致整個昂貴封裝報廢。
芯片數量的增加、封裝面積的擴大和鍵合複雜度的提升，正在成倍放大良率壓力與成本風險。
Meanwhile, competitors are not standing still. TSMC is advancing the integration of COUPE and CoWoS packaging, connecting to HBM through a mature external ecosystem.
另一方面，存儲巨頭 SK 海力士也在瘋狂補齊先進封裝能力，其於美國印第安納州投資 38.7 億美元的先進封裝工廠將於 2028 年量產，且已將 CPO 納入記憶體系統的技術研發版圖。
光學、記憶體與封裝的跨界協同，正成為全產業鏈的共同發力點。
訂單才是檢驗勝負的唯一標準
TSMC 已贏得交換機 CPO 的首輪勝利，其優勢建立在實際的客戶送樣、產品出貨和量產進度上。
而三星則在押注下一場戰役：試圖利用自身在 HBM、邏輯和矽光上的垂直整合能力，在 AI 計算封裝領域實現彎道超車。
但市場不應將「技術路線圖」等同於「商業護城河」。
未來 12 個月，行業最值得追蹤的信號只有一個：市場上是否會出現一項具名客戶的設計訂單，明確要求將 HBM、邏輯晶片和光學 I/O 綁定在同一封裝中交由三星代工？
如果這項訂單落地，三星的「三位一體」將從紙面資產轉化為真正的商業利器。
If the delivery is significantly delayed, TSMC’s flexible pathway, built on its leading process technology and an external HBM ecosystem, will remain the most reliable choice for AI giants.