Apple đã có quyền truy cập vào sổ sách của các nhà cung cấp NAND flash và kiểm tra chúng quá thường xuyên đến mức thậm chí còn nhận được chiết khấu từ Deloitte. LMAO #BoycottApple https://t.co/Qe6YiArp9G
Theo báo chí Trung Quốc đại lục Jiemian News (界面新闻), Apple trước đây đã nới lỏng một số tiêu chuẩn kiểm soát chất lượng liên quan đến hiệu suất do năng lực sản xuất hạn chế cho iPhone Duo. Điều này được cho là đã làm tăng khả năng các thiết bị dễ gặp sự cố màn hình reaching the market. Kiểm soát chất lượng của Apple đối với iPhone Duo là tệ nhất trong lịch sử công ty.
TSMC cuối cùng cũng sẽ tái khởi động việc thu nhỏ SRAM với nút mạng A14, sau một giai đoạn đình trệ bắt đầu từ sau N5, theo các báo cáo truyền thông Hàn Quốc. Kích thước bitcell SRAM đã duy trì ở mức 0,021 µm² trong khoảng tám năm kể từ khi giới thiệu quy trình N5 (5 nm) vào năm 2020. Tuy nhiên, với A14, kích thước của một bitcell SRAM 6T mật độ cao (bộ nhớ truy cập ngẫu nhiên tĩnh) dự kiến sẽ thu nhỏ xuống dưới 0,017 µm². Truyền thông Hàn Quốc lưu ý rằng điều này sẽ giúp TSMC dẫn trước quy trình 18A của Intel, mà Intel đã báo cáo kích thước bitcell mật độ cao là 0,021 µm² và mật độ macro SRAM tối đa là 38,1 megabit/mm² tại ISSCC năm ngoái. SRAM là bộ nhớ cache siêu nhanh được sử dụng bên trong CPU, GPU và bộ tăng tốc AI. Các bitcell nhỏ hơn—những tế bào bộ nhớ nhỏ nhất—cho phép tích trữ nhiều bộ nhớ hơn trong cùng một diện tích,直接影响 hiệu suất và hiệu quả năng lượng. https://t.co/tYuy9jFUD4
Có lẽ manh mối quý giá nhất trong những tin tức gần đây về ngành công nghiệp bộ nhớ đến từ CEO của Lam Research, Tim Archer. Trong cuộc gọi công bố kết quả kinh doanh ngày 21 tháng 10 năm 2026, Archer giải thích rằng sự gia tăng việc áp dụng SLC NAND cho AI có thể làm tăng dung lượng wafer cần thiết để cung cấp cùng một lượng lưu trữ. Hãy cùng xem kỹ hơn. Cụ thể, việc chuyển từ TLC sang các sản phẩm thuộc lớp SLC làm giảm số bit được lưu trữ trên mỗi ô xuống khoảng một phần ba. Do đó, ông nói, mỗi mức tăng 1 phần trăm trong tỷ lệ SLC so với tổng số bit NAND sẽ yêu cầu khoảng 2% thêm dung lượng wafer để đáp ứng cùng nhu cầu bit tổng thể. Một số độc giả có thể thắc mắc liệu SLC có phải là một phương pháp lỗi thời trong sản xuất NAND, chỉ được sử dụng chủ yếu trong các sản phẩm cũ. Hoàn toàn không phải vậy. SLC là một lĩnh vực đầy hứa hẹn, có thể đóng vai trò trong NAND tương tự như vai trò của HBM trong DRAM. Các khách hàng NAND, bao gồm NVIDIA và các nhà cung cấp quy mô lớn, đang phát triển các sản phẩm thế hệ tiếp theo dựa trên SLC. Trong hệ sinh thái NVIDIA, trọng tâm là XL-Flash dựa trên SLC, còn được gọi là NAND có IOPS cao. Ngoài hệ sinh thái NVIDIA, SLC cũng đang được sử dụng làm nền tảng cho HBF. Nói một cách đơn giản, để đạt được dung lượng lưu trữ tương đương một wafer TLC cần khoảng ba wafer SLC, trong khi để đạt được dung lượng tương đương một wafer QLC cần khoảng bốn wafer. Khi sản xuất các sản phẩm dựa trên SLC này tăng tốc, chúng sẽ tiêu thụ ngày càng nhiều dung lượng wafer NAND. Cũng giống như HBM đã gây ra tình trạng thiếu hụt trong DRAM, những sản phẩm này có thể tạo ra động lực tương tự trong NAND. Với HBF và XL-Flash dự kiến bước vào sản xuất hàng loạt vào năm 2028 và 2027 lần lượt, tôi cho rằng chúng ta nên xem xét liệu các dự báo của một số nhà phân tích về việc giá NAND bắt đầu giảm trong quý tư năm 2027 có thể quá bảo thủ hay không.
LMAOOOO, các giám đốc điều hành của các nhà sản xuất chất nền Đài Loan vẫn đang mắc kẹt trong tư duy lỗi thời rằng Nittobo của Nhật Bản ghét Samsung của Hàn Quốc, nên sẽ cung cấp ít sợi thủy tinh hơn cho Samsung và Samsung Electro-Mechanics sẽ không thể mở rộng công suất?? LMFAOOOOOO https://t.co/0bQByJ8JUd
Liệu công nghệ bonding lai (W2W) sẽ được áp dụng trước EUV High-NA? https://t.co/IOs2QsX8iO
