TSMC cuối cùng cũng sẽ tái khởi động việc thu nhỏ SRAM với nút mạng A14, sau một giai đoạn đình trệ bắt đầu từ sau N5, theo các báo cáo truyền thông Hàn Quốc. Kích thước bitcell SRAM đã duy trì ở mức 0,021 µm² trong khoảng tám năm kể từ khi giới thiệu quy trình N5 (5 nm) vào năm 2020. Tuy nhiên, với A14, kích thước của một bitcell SRAM 6T mật độ cao (bộ nhớ truy cập ngẫu nhiên tĩnh) dự kiến sẽ thu nhỏ xuống dưới 0,017 µm². Truyền thông Hàn Quốc lưu ý rằng điều này sẽ giúp TSMC dẫn trước quy trình 18A của Intel, mà Intel đã báo cáo kích thước bitcell mật độ cao là 0,021 µm² và mật độ macro SRAM tối đa là 38,1 megabit/mm² tại ISSCC năm ngoái. SRAM là bộ nhớ cache siêu nhanh được sử dụng bên trong CPU, GPU và bộ tăng tốc AI. Các bitcell nhỏ hơn—những tế bào bộ nhớ nhỏ nhất—cho phép tích trữ nhiều bộ nhớ hơn trong cùng một diện tích,直接影响 hiệu suất và hiệu quả năng lượng. https://t.co/tYuy9jFUD4