HBM4, AI donanımını sistem düzeyindeki yeniliklerle yeniden tanımlıyor

Yapay zeka büyük modellerinin eğitimi ve çıkarım taleplerinin sürekli patlamasıyla, hesaplama çiplerinin performans sınırlaması hesaplama birimlerinden depolama bant genişliğine kaydı. HBM yüksek bant genişlikli bellek, üst düzey yapay zeka donanımının yenilenmesini engelleyen temel kritik nokta haline geldi. HotChips2026 uluslararası üst düzey çip teknolojisi konferansında, dünya çapında iki büyük depolama lideri Samsung ve SK Hynix, HBM4 sonraki nesil teknoloji gelişim yolunu ortaya koyarak, sektörün yıllardır kullandığı HBM yenileme mantığını bozdu.

Geçmişte yalnızca DRAM hızını ve yığın katman sayısını artırma yaklaşımının aksine, yeni nesil HBM4 mimarisi, Base Die mantık süreci yükseltmesi, karışık bağlama 3D yığınlama ve EMIB heterojen karışık paketleme olmak üzere üç yeni yönü tamamen benimsemiştir. Bu teknoloji gelişiminin ardında, HBM'nin tekil bir depolama cihazından “depola + mantık + paketleme + IP + EDA” entegre bir sisteme dönüşümü yatmaktadır.

Önceki HBM3 ve HBM3E nesil döngülerinde, endüstri teknoloji yükseltme mantığı nispeten sabit kalmıştır; temel iyileştirmeler, DRAM hafıza çekirdeklerine odaklanmıştır ve tek bir çekirdeğin veri aktarım hızının artırılması, yığılma katman sayısının artırılması ve mikro-bump bağlantı yapısının iyileştirilmesi yoluyla toplam bant genişliği istikrarlı bir şekilde artırılmıştır. Bu sistem altında, alt tabaka Base Die sadece sinyal geçişini, güç dağıtımını ve test destek fonksiyonlarını yerine getirerek pasif bir sinyal köprüsü rolünü üstlenmiştir. Üretim mimarisi uzun süre olgunlaşmış hafıza türevli teknolojilerle devam etmiş ve büyük ölçekli bir yenileme gerekmemiştir; tüm HBM ürün teknolojik engelleri ve üretim kapasite sınırları tamamen DRAM üretimi aşamasında yoğunlaşmıştır.

Ancak AI hesaplama taleplerinin üssel artışıyla, geleneksel iteratif modellerin marjinal verimliliği hızla azalmaktadır. Aşırı bant genişliği senaryolarında, DRAM hızını yalnızca artırmak, ciddi sinyal krosşağı, güç tüketimindeki ani artış ve zamanlama kaymalarına neden olmaktadır; iki boyutlu optimizasyonlar artık büyük hesaplama yüklerine uyum sağlayamamaktadır. Bu endüstriye özel soruna yönelik olarak, bu yılki HotChips2026 konferansında Samsung ve SK Hynix, HBM4 döneminin temel atılım noktasının bellek çipleri değil, alt tabaka Base Die'nin sistemsel yeniden yapılandırılması olduğunu açıkça belirttiler.

İki büyük üretici, teknoloji çözümlerinde açık bir farklılaşma yolu izliyor. Samsung, HotChips sunumunda HBM4/HBM4E ürünlerinin Base Die'sinde kendi 4nm lojik üretim teknolojisini, CDie'sinde ise 1cDRAM düğümünü kullandığını açıkladı. Pin hızı en fazla 11,7 Gbps'a ulaşabiliyor ve 13 Gbps'e kadar artırılabilir; tek yığın bant genişliği 3,3 TB/s olabilir. Lojik üretim teknolojisinin yüksek yoğunluklu transistör avantajı sayesinde, Base Die daha yüksek performanslı PHY devreleri, sinyal düzeltme modülleri ve güç yönetimi birimlerini entegre edebilir, bu da yüksek hızdaki sinyal bütünlüğünü büyük ölçüde iyileştirir ve çok yüksek bant genişliğindeki zamanlama sorunlarını çözer. Aynı zamanda Samsung, mimari tasarımı içinde bazı bellek kontrol lojiklerini Base Die'ye indirdiğini açıkça belirtti; bu da GPU tarafındaki çip alanını serbest bırakarak hesaplama birimlerinin genişletilmesi için yer sağlar.

SK Hynix, iş birimi ve işbirliği temelli bir iterasyon modeli benimserken, TSMC ile iş birliği yapmayı seçer; Base Die için TSMC'nin 12 nm lojik üretim prosesini kullanır. Samsung'un tamamen kendi geliştirdiği lojik mimarisine kıyasla, SK Hynix'in yaklaşımı, üretilebilirlik istikrarına daha fazla odaklanır ve 12 katmanlı hatta 16 katmanlı çok yüksek yığınlı mimarilerin soğutma ve yük gereksinimlerine uyum sağlamak amacıyla Base Die'nin güç dağıtım ağını ve ısı iletim yapısını optimize eder. İki yaklaşımın farklı stratejik konumlandırılması, HBM4'nin Base Die içersindeki lojik mimarisinin artık standartlaşmadığını gösterir; farklı üreticilerin ürünlerinin üretim prosesi, performansı ve uyum sağladığı senaryolar arasında doğal farklılıklar oluşur ve bu da sonraki tedarik zinciri uyumu ile çip tasarımı iterasyonları için tamamen yeni zorluklar getirir.

Base Die'nin lojik süreç geçiş mantığı, çoklu kazanımlar sağlar. Lojik süreç, daha yüksek transistör yoğunluğunu sağlar, PHY devrelerinin sinyal bütünlüğü ve güç tüketimi optimize edilir ve HBM4'ün iki katına çıkarılmış 2048-bit I/O genişliğini taşıyabilir. Aynı zamanda Base Die'nin fazla çip alanı, yakın bellek hesaplaması için donanım alanı sunar; HBM artık yalnızca bir veri kabı olmaktan çıkar ve bellek içinde basit veri ön işleme yapılabilir, böylece von Neumann mimarisinin veri taşıma yükü hafifletilebilir. Ancak maliyet de belirgindir: HBM artık depolama üreticilerinin tamamen kapalı bir döngü içinde tamamlayabileceği bir ürün değildir; lojik üretim kapasitesi, IP tasarım yeteneği ve çok süreçli ortak simülasyon, HBM'in üretimindeki tüm kısıtlamalara dönüşür. DRAM üreticileri, lojik üretim tesisleriyle derin bir iş birliği içinde olmalıdır; tasarım, doğrulama ve üretim döngüleri uzar, tedarik zinciri karmaşıklığı iki katına çıkar.

HotChips2026'in diğer önemli sinyali, HBM'nin sistem entegrasyonu paketleme yolu çeşitlenmeye başlıyor; TSMC'nin CoWoS'u artık tek çözüm değil, karışık paketleme çözümleri sahneye çıkıyor ve yığın içi bağlama teknolojisi, karışık bağlama 3D yığınlamaya doğru geçiş yapıyor.

SK Hynix, konuşmasında HBM4 ile hesaplama çipleri arasındaki 2,5D sistem entegrasyonu için Intel EMIB gömülü silikon köprü teknolojisini değerlendiriyor. Geleneksel CoWoS, GPU ile HBM arasındaki tüm sinyal bağlantılarını tam bir büyük silikon ara katman üzerinde gerçekleştirir; bu, yüksek performans sunar ancak ara katman maliyeti çok yüksektir ve litografi makinesinin maske boyutu sınırlamaları nedeniyle kapasite genişletme zordur. Küresel CoWoS kapasitesi uzun süredir talep fazlası durumundadır; öncü müşteriler kapasiteyi öncelikli olarak rezerve ederken, diğer üreticiler üretim hattına ulaşmak için uzun süre beklemek zorundadır. EMIB, tam bir silikon ara katman yerine, sadece çip sinyal etkileşimlerinin lokal bölgelerine küçük silikon köprüler yerleştirir; büyük ölçüde bağlantıları organik alt taban üstünde gerçekleştirir ve lokal silikon köprüler yüksek yoğunluklu ve yüksek hızda sinyal iletimini sağlar. Bu çözüm, paketleme maliyetlerini düşürür, maske boyutu sınırlamalarını aşar ve daha büyük ölçekli çok çip entegrasyonunu mümkün kılar; Google TPU, EMIB’i bir sonraki nesil tasarım seçeneği listesine dahil etmiştir.

Ancak EMIB, CoWoS'un doğrudan yerini almak anlamına gelmez. EMIB'in yerel silikon köprüsü, çok yüksek yoğunluklu sinyal senaryolarında hala tam silikon ara katmanla karşılaştırıldığında sinyal kaybı ve güç bütünlüğü açısından farklar göstermektedir. SK Hynix'in stratejisi, EMIB'i tamamen yerine geçirmek yerine önemli bir tamamlayıcı yol olarak kullanmaktır. Yüksek端 eğitim çipleri hâlâ CoWoS'u tercih etmeye devam edecektir; orta-yüksek seviye çıkarım ve büyük hesaplama gücü akseleratörleri ise EMIB çözümüyle paketleme kapasitesi baskısını hafifletebilir ve çift yol paralel bir durum oluşturabilir.

HBM yığınları içinde, yani çok katmanlı DRAM die'ler arasındaki bağlama teknolojisi, MRMUF'dan karışık bağlamaya geçiş sürecindedir. Şu anda HBM4 üretim versiyonlarında, ana akım hala MRMUF ve TCNCF termal pres bağlama çözümlerini kullanmakta olup, katmanlar arası bağlantıları mikro çıkıntılarla sağlamaktadır. Ancak yığın katman sayısı 16'ya doğru arttıkça, mikro çıkıntıların aralığı, termal direnci ve güç tüketimi fiziksel sınırlara ulaşmaktadır. Karışık bağlama (Hybrid Bonding), MRMUF prosesine kıyasla, çekirdek çip kalınlığını %24 artırabilir, TSV aralığını 18 mikrometreden aşağıya indirebilir ve yığın katman sayısını artırdığında termal direnci %35 oranında önemli ölçüde azaltabilir. Bu teknolojinin en erken HBM5'te, 16 ila 20 katman ve üzeri çok yüksek yığınlar için uygulanması beklenmektedir.

Ancak, karışık bağlama şu anda küçük ölçekli doğrulama aşamasındadır; verim kontrolü, ekipman maliyetleri ve ince wafer işleme zorluklar oluşturmaktadır. 2026 yılında büyük ölçekli ticari uygulama yaşanmayacak; endüstri genel olarak 2027-2028 yıllarında HBM4E nesli ve HBM5 neslinde karışık bağlamayı büyük ölçekli olarak görecektir.

Bu durum, mevcut HBM endüstrisinde çok özel bir teknoloji geçiş formu yaratmıştır: Yeni nesil HBM4 ürünleri, dış sistem entegrasyonunda EMIB heterojen paketleme çeşitlendirmesini öncülük ederek üst düzey paketleme kapasitesi baskısını hafifletirken; iç DRAM yığınında hala MRMUF olgun termal presleme prosesine sadık kalınarak üretimin kararlılığı sağlanmaktadır; karışık bağlama ise yalnızca ön araştırma ve hazırlık aşamasındadır. Çoklu teknoloji yolları aynı anda ilerletilirken, yeni ve eski prosesler bir arada var olmakta ve bu da şu anki HBM4 teknoloji seçimi konusundaki belirsizliği büyük ölçüde artırmaktadır.

Ayrıca, sıcaklık yönetimi, yüksek katmanlı HBM için kaçınılmaz bir kritik nokta haline geldi. 16 katmanlı yığın mimarisi, HBM'nin toplam ısı yükünü büyük ölçüde artırıyor; birikmiş ısı doğrudan bant genişliği düşüşüne ve performansın tam olarak kullanılamamasına neden oluyor. Bu soruna karşı iki üretici, farklı çözümler sundu: SK Hynix, HBM'nin D2D PHY bölgesine yüksek iletkenlikli ve elektriksel olarak yalıtkan soğutma bileşenleri yerleştirerek özel bir ısı dağıtım yolu oluşturarak IHBM dahili ısıl bileşen çözümünü sundu; bu sayede ısı direnci %30'un üzerinde azaltılıyor ve sistemin çalışma kararlılığı artırılıyor; Samsung ise uzun vadeli HBM5 ürünleri için bakır soğutma yolları tasarımı planlıyor ve bu sayede yüksek katmanlı HBM'nin soğutma sorununu donanım yapısı düzeyinde çözüyor. Açıkça görülüyor ki, gelecekteki yüksek katmanlı HBM ürünlerinin performans sınırı artık yalnızca bant genişliği ve hız parametrelerine değil, sıcaklık yönetimi kapasitesine doğrudan bağlı olacak.

Şu anda HBM4'ün temel engeli yalnızca üretimi ve paketlemeyi değil, aynı zamanda yüksek hızda IP ve heterojen EDA araç zinciri gibi iki yumuşak güç unsuruyla genişlemiş durumda ve bu, mevcut endüstride en çok gözden kaçırılan ancak en kritik noktadır. HBM4 arayüz hızının 9 Gbps'yi aşması ve IO genişliğinin iki katına çıkarılmasıyla birlikte, yüksek hızda PHY ve SerDes arayüz IP'lerinin tasarımı üstel olarak zorlaşmaktadır.

Hızlı IP, basit bir devre tasarımı değildir; DRAM çekirdeklerinin özelliklerine, Base Die mantık mimarisine ve paketleme hatları yapısına derinlemesine uyum sağlanması, sinyal bütünlüğü ve güç bütünlüğü için ortak simülasyon ve ayarlamalar yapılması gerekir. Şu anda küresel düzeyde olgun ve büyük ölçekli üretimi olan HBM4 hızlı IP kaynakları oldukça yoğunlaşmıştır; az sayıdaki yurt dışı öncü firma, yıllarca süren çip üretimi birikimleriyle ana bulut işlem gücü çiplerinin IP tedarik piyasasını monopole etmiştir. Küçük ve orta ölçekli işlem gücü tasarımı yapan şirketler ile yeni tedarik zinciri üreticileri için olgun hızlı IP'ye erişememek, HBM4 mimarisine uyum sağlayamamak anlamına gelir ve bu da sert bir sektör girişi engeli oluşturur.

Aynı zamanda, 3D hibrit EDA araç zincirinin eksiklikleri, HBM4'ün uygulanma zorluğunu daha da artırıyor. HBM4, tipik bir çok süreçli, çok çip hibrit entegrasyon sistemidir; mantık tabanı, bellek yığını, silikon köprü/ara katman paketleme farklı süreç sistemlerine aittir ve geleneksel iki boyutlu ayrı EDA araçları çipler arası, süreçler arası ortak simülasyonu gerçekleştiremez. Üç boyutlu yığın senaryolarında, elektriksel, termal ve mekanik etkiler birbirine bağlıdır; tek bir aşamanın simülasyon hatası, genel tasarımın yakınsamasını engeller.

Mevcut endüstri standardı tasarım süreçlerinde açık bir ayrışma mevcuttur: ön uç mantık tasarımı, orta uç fiziksel uygulaması ve arka uç paketleme simülasyon verileri birbirleriyle iletişim kuramıyor ve yeniden kullanılamiyor; iterasyon maliyeti çok yüksek. HotChips2026, HBM4'ün ölçeklenebilir uygulanmasının, tasarım, üretim, paketleme ve çoklu fiziksel alan simülasyonu süreçlerini birbirine bağlayan entegre 3DIC ortak tasarım araç zincirine yüksek oranda bağımlı olduğunu açıkça belirtiyor. EDA araçlarının uyum sağlama kapasitesi ve yüksek hız IP'nin hata ayıklama uyumluluğu, HBM4'ün üretim verimliliğini ve performans sınırını doğrudan belirliyor ve bu, şu anki küçük ve orta ölçekli firmalar için aşılması zor temel teknolojik engeller.

Genel olarak, bu konferans HBM endüstrisi için tamamen yeni bir evrim yolunu çizdi: geleneksel tek noktalı donanım güncellemelerinden ayrılarak, mimari, paketleme, üretim süreci ve yazılım-hardware ekosistemiyle birlikte gelişen sistem rekabet çağına girildi. Samsung ve SK Hynix’in farklı teknoloji yolları, uzun süredir süren endüstri standardizasyonunu bozdu; yeni ve eski üretim süreçlerinin uzun süre birlikte varlığı, senaryo bazlı teknoloji katmanlanması ve sistem kapasitesinin karar verici olması, gelecek 2-3 yıl içinde HBM yarışmasının temel gelişim normu haline gelecek ve AI depolama endüstrisinin rekabet kurallarını değiştirecek.

Bu yazı, WeChat hesabından "Yarı iletken Endüstrisi Yatay" (ID: ICViews) tarafından yayınlanmıştır, yazar: Zihao