TSMC наконец готова возобновить масштабирование SRAM с помощью своей ноды A14 после остановки, начавшейся после N5, согласно сообщениям корейских СМИ. Размеры бит-ячеек SRAM оставались на уровне 0,021 мкм² в течение примерно восьми лет с момента запуска процесса N5 (5 нм) в 2020 году. Однако с использованием A14 ожидается, что размер высокоплотной 6T SRAM (статической оперативной памяти с произвольным доступом) сократится ниже 0,017 мкм². Корейские СМИ отметили, что это позволит TSMC опередить процесс Intel 18A, для которого Intel сообщила о размере высокоплотной бит-ячейки 0,021 мкм² и максимальной плотности SRAM-макроэлемента 38,1 Мбит/мм² на прошлогодней конференции ISSCC. SRAM — это сверхбыстрая кэш-память, используемая внутри ЦП, ГП и ускорителей ИИ. Меньшие бит-ячейки — самые маленькие отдельные ячейки памяти — позволяют разместить больше памяти в том же объеме, что напрямую влияет на производительность и энергоэффективность. https://t.co/tYuy9jFUD4