A TSMC finalmente está pronta para retomar o escalonamento da SRAM com seu node A14, após uma parada que começou após o N5, segundo relatos da mídia coreana. Os tamanhos das células de bit da SRAM permaneceram em 0,021 µm² por cerca de oito anos desde a introdução do processo N5 (5 nm) em 2020. No entanto, com o A14, espera-se que o tamanho de uma célula de bit SRAM 6T de alta densidade (memória de acesso aleatório estática) seja reduzido para abaixo de 0,017 µm². A mídia coreana observou que isso colocaria a TSMC à frente do processo 18A da Intel, para o qual a Intel relatou um tamanho de célula de bit de alta densidade de 0,021 µm² e uma densidade máxima de macro SRAM de 38,1 megabits/mm² no ISSCC do ano passado. A SRAM é a memória cache ultra-rápida usada dentro de CPUs, GPUs e aceleradores de IA. Células de bit menores — as menores unidades individuais de memória — permitem que mais memória seja acomodada na mesma área, afetando diretamente o desempenho e a eficiência energética. https://t.co/tYuy9jFUD4