Saintis Huawei Mengingatkan Bahawa Penaikan Cip NVIDIA Hampir Mendekati Sempadan Fizikal

ME AI mesej, Liao Heng, salah seorang ilmuwan utama semikonduktor Huawei dan salah seorang perintis utama cip AI Ascend, memberikan amaran dalam temu bual awam baru-baru ini, menyatakan bahawa raksasa semikonduktor Barat yang diwakili oleh NVIDIA sedang mendekati had fizikal semasa mengejar pemproses yang lebih kuat — «Mengembangkan skala dengan menambahkan lebih banyak cip komputasi dan HBM pasti akan mencapai batas. Industri masih bergerak maju, tetapi sekali melepasi had fizikal ini, akan berlaku runtuhan.» Liao Heng membandingkan keseluruhan nilai rantai AI sebagai «menara 18 tingkat», sejajar dengan kerangka «kekek berlapis» milik CEO NVIDIA, Jensen Huang, dan menekankan bahawa China perlu membina kemampuan kolaboratif di setiap lapisan, terutamanya antara pembuat cip dan pengembang model AI perlu bekerjasama rapat. Liao Heng juga mengungkap bahawa Huawei akan melancarkan cip telefon pintar pertamanya yang direka berdasarkan kerangka Tau Scaling Law, melalui teknologi LogicFolding, dan apabila agensi seperti SemiAnalysis dan TechInsights melakukan analisis pembongkaran terhadapnya, «Dunia akan memahami dengan jelas pada akhir tahun ini bagaimana jalan alternatif ini dapat mengurangkan jurang.» Tau Scaling Law ialah konsep rekaan inovatif yang dicadangkan oleh Huawei, yang intinya ialah beralih fokus kepada peningkatan kelajuan penghantaran antara komponen-komponen sistem komputer apabila kelebihan semikonduktor yang melekat semakin berkurang. Liao Heng juga memberikan penghargaan tinggi kepada Liang Wenheng, pendiri DeepSeek, dengan berpendapat bahawa kunci kejayaannya dalam melatih model terkemuka dengan kekuatan komputasi yang sangat rendah pada tahun 2025 terletak pada inovasi reka bentuk arsitektur model, dan membandingkan inovasi AI China seperti memaksimumkan penggunaan ruang dalam sebuah apartmen kecil, sementara rakan sekerja Barat tinggal di vila yang lebih luas. Liao Heng menyatakan bahawa Huawei sendiri juga sedang membangun cip AI yang mampu menyokong arsitektur yang lebih efisien melalui mekanisme reka bentuk kolaboratif antara cip dan model, «Kita mesti melabur lebih banyak usaha dalam reka bentuk, menukar kompleksiti yang lebih tinggi dengan penggunaan sumber komputasi yang lebih rendah.» (Sumber: BlockBeats)