Dalam 60 tahun terakhir, industri semikonduktor telah mendorong kemajuan dengan memperkecil saiz transistor (Hukum Moore), membuatnya semakin kecil, semakin rapat, dan lebih murah.
Tetapi sekarang jalan ini tidak boleh dilalui:
- Keuntungan proses di bawah 7nm merosot tajam
- Harga mesin lithography sangat mahal
- Kos reka bentuk cip tunggal proses canggih melebihi US$1 bilion
- Kos sebatang transistor meningkat, bukan menurun
Pasukan semikonduktor Huawei telah mengesahkan arah baharu dengan 6 tahun dan 381 jenis cip pengeluaran:
Jangan bandingkan saiz, ganti dengan bandingkan masa.
Mengusulkan teori penskalaan τ (τ Scaling):
Jadikan "masa" sebagai indikator utama pengoptimuman, mampatkan masa ciri τ sepanjang keseluruhan laluan, dari suis transistor (pikodetik) hingga tugas pusat data (saat), merangkumi 12 peringkat.
Singkatnya:
Dulu, siapa yang lebih kecil, sekarang siapa yang lebih pantas, latensi lebih rendah, dan kecekapan lebih tinggi.
Apakah sebenarnya τ scaling?
τ ialah latensi / pemalar masa setiap lapisan, terdiri daripada empat lapisan:
- Transistor: Kelajuan suis
- Litar: Penundaan penghantaran isyarat
- Cip: Pengiraan, latensi akses memori
- Sistem: Segerakan masa komunikasi hingga ke hujung
Matlamatnya ialah menekan τ secara menyeluruh, di mana proses, litar, arsitektur, dan sistem menggunakan set indikator yang sama untuk pengoptimuman, bukan lagi bekerja secara berasingan.
Dua: Pelaksanaan pada peranti mudah alih: LogicFolding
Tanpa meningkatkan proses, susun cip secara menegak dan gunakan pengikatan campuran ultra-precise untuk membahagikan laluan utama ke pelbagai lapisan, seolah-olah menambahkan tingkat kepada cip.
- Kepadatan transistor: satu generasi meningkat dari 155 → 238 juta per mm², meningkat 55%
- Kecekapan tenaga: Naik 41%, peningkatan frekuensi utama hampir 13%
- Frekuensi SRAM: Naik lebih dari 40%
- Kirin 2026 mencapai frekuensi 3.1GHz, sasaran 2029 ialah 4GHz
Tiga: Pelaksanaan pusat data AI: Penurunan latensi sepanjang rantai
80% penggunaan tenaga dan 70% kos kumpulan AI berada dalam pemindahan data, intinya adalah meminimumkan masa komunikasi.
1. Unified Bus
Menghapus lapisan protokol berganda, mengurangkan latensi akses jauh dari beberapa mikro saat ke sekitar 100 nanodetik, 500 kali lebih pantas.
2. Hi-ONE Light Interconnect
Modul tunggal 8 Tb/s, ganti wayar tembaga dengan gentian optik, jarak diperluas dari 1 meter ke 100 meter, sesuai dengan kluster beribu-ribu GPU.
3. Lipatan 3D
Selesaikan masalah “luas meningkat cepat, antaramuka tertinggal” dalam pengepakan 2.5D dengan memindahkan memori, bekalan kuasa, dan port cahaya ke permukaan menegak, serta mengembangkan secara serentak dengan kekuatan pengiraan.
- Ramalan: Pada tahun 2035, integrasi peranti keras AI akan meningkat lebih daripada 100 kali
Empat: Penggabungan semula logik dan memori
Pada awalnya, CPU dan memori berkembang secara terpisah, tetapi di era AI, pemindahan data lebih penting daripada pengiraan, sehingga memori dan logik perlu diintegrasikan secara rapat dalam 3D, dengan kekuasaan industri beralih kepada memori dan pembungkusan.
Lima: Cabaran yang tinggal
- Alat EDA perlu disesuaikan dengan reka bentuk susunan 3D
- Perbezaan proses antara wafer dan kehilangan sambungan vertikal perlu dioptimakan
- Perlu diselaraskan dengan piawaian kecekapan dan benchmark baru
Kesimpulan
Zaman saiz Hukum Moore telah berakhir, dan zaman penskalaan masa telah bermula.
Tidak perlu memaksakan diri mendapatkan mesin litografi paling canggih; dengan stacking 3D, arsitektur sistem, dan pengoptimuman interkoneksi, anda masih boleh terus meningkatkan prestasi dan kecekapan.
Ini akan menjadi garis panduan utama semikonduktor dalam 10 tahun ke depan.