ट्रेंडफोर्स: जीपीयू के लीड टाइम 30–45 सप्ताह हैं, जो पिछले सप्ताह की तुलना में श्रेणी के उच्चतम सिरे पर 5 सप्ताह अधिक हैं। डीआरएएम के लीड टाइम 19 सप्ताह तक संकुचित हो गए हैं, जो पिछले सप्ताह की तुलना में 1 सप्ताह कम है। एमएलसीसी के लीड टाइम 38 सप्ताह तक बढ़ गए हैं, जो पिछले सप्ताह की तुलना में 3 सप्ताह अधिक हैं। https://t.co/QBRPWOuedR
एप्पल के पास अपने NAND फ्लैश आपूर्तिकर्ताओं की पुस्तकों तक पहुँच थी और इतनी बार उनकी समीक्षा की कि उसे डिलोइट से छूट भी मिली। LMAO #BoycottApple https://t.co/Qe6YiArp9G
मुख्यभारतीय समाचार पत्र जिमियान न्यूज (界面新闻) के अनुसार, ऐपल ने पहले आईफोन ड्यूओ के लिए सीमित उत्पादन क्षमता के कारण कुछ आयु आधारित गुणवत्ता नियंत्रण मानदंडों को ढीला कर दिया था। इससे डिस्प्ले विफलता के प्रति संवेदनशील इकाइयों के बाजार में पहुंचने की संभावना बढ़ गई। आईफोन ड्यूओ के लिए ऐपल का गुणवत्ता नियंत्रण कंपनी के इतिहास में सबसे खराब है।
कोरियाई मीडिया की रिपोर्ट्स के अनुसार, TSMC अपने A14 नोड के साथ N5 के बाद शुरू हुए स्टॉल के बाद अंततः SRAM स्केलिंग को फिर से शुरू करने को तैयार है। SRAM बिटसेल आकार 2020 में N5 (5 नैनोमीटर) प्रक्रिया के प्रवर्तन के बाद लगभग आठ सालों तक 0.021 µm² पर स्थिर रहे हैं। हालाँकि, A14 के साथ, एक हाई-डेंसिटी 6T SRAM (स्टैटिक रैंडम-एक्सेस मेमोरी) बिटसेल का आकार 0.017 µm² से कम होने की उम्मीद है। कोरियाई मीडिया ने नोट किया कि यह TSMC को Intel की 18A प्रक्रिया से आगे रखेगा, जिसके लिए Intel ने पिछले साल ISSCC पर 0.021 µm² के हाई-डेंसिटी बिटसेल आकार और 38.1 मेगाबिट/मिमी² की अधिकतम SRAM मैक्रो घनत्व की घोषणा की थी। SRAM CPU, GPU और AI एक्सेलरेटर्स के अंदर उपयोग की जाने वाली अति-तेज़ कैश मेमोरी है। छोटे बिटसेल—सबसे छोटे व्यक्तिगत मेमोरी सेल—एक ही क्षेत्र में अधिक मेमोरी को समाहित करने की अनुमति देते हैं, जो प्रदर्शन और बिजली की दक्षता पर सीधा प्रभाव डालता है। https://t.co/tYuy9jFUD4
पिछले कुछ दिनों के मेमोरी उद्योग के समाचारों से सबसे मूल्यवान जानकारी लैम रिसर्च के सीईओ टिम आर्चर से आई। 21 अक्टूबर, 2026 को कंपनी के आय घोषणा कॉल पर, आर्चर ने स्पष्ट किया कि AI के लिए SLC NAND के बढ़ते अपनाये जाने से समान रकम के स्टोरेज की आपूर्ति के लिए आवश्यक वेफर क्षमता बढ़ सकती है। आइए इसे बेहतर तरीके से देखें। विशेष रूप से, TLC से SLC-क्लास उत्पादों पर स्विच करने से प्रति सेल संग्रहीत बिट्स की संख्या लगभग एक-तिहाई तक कम हो जाती है। परिणामस्वरूप, उन्होंने कहा, SLC के कुल NAND बिट्स में हर 1 प्रतिशत वृद्धि के लिए समान कुल बिट मांग को पूरा करने के लिए लगभग 2% अधिक वेफर क्षमता की आवश्यकता होगी। कुछ पाठक सोच सकते हैं कि क्या SLC NAND उत्पादन का एक पुराना तरीका है, जो मुख्य रूप से पुराने उत्पादों में उपयोग किया जाता है। इससे बहुत दूर। SLC एक अत्यंत प्रतिशुद्ध क्षेत्र है, जो NAND में HBM की DRAM में भूमिका की तरह ही भूमिका निभा सकता है। NVIDIA और हाइपरस्केलर्स सहित NAND ग्राहक, SLC पर आधारित अगली पीढ़ी के उत्पादों का विकास कर रहे हैं। NVIDIA परितंत्र के भीतर, ध्यान SLC-आधारित XL-Flash, जिसे हाई-IOPS NAND के रूप में भी जाना जाता है, पर केंद्रित है। NVIDIA परितंत्र के बाहर, SLC का उपयोग HBF के आधार के रूप में भी किया जा रहा है। सरल शब्दों में, एक TLC वेफर की स्टोरेज क्षमता को मैच करने के लिए लगभग तीन SLC वेफर की आवश्यकता होती है, जबकि एक QLC वेफर की स्टोरेज क्षमता को मैच करने के लिए लगभग चार SLC वेफर की। इन SLC-आधारित उत्पादों के उत्पादन में वृद्धि होने पर, वे NAND वेफर क्षमता का बढ़ता हुआ हिस्सा खपत करेंगे। Just as HBM drove shortages in DRAM, these products could create a similar dynamic in NAND. HBF और XL-Flash क्रमशः 2028 और 2027 में मासिक उत्पादन में प्रवेश करने की योजना है, मुझे लगता है कि हमें 2027 कीचौथी तिमाही में NAND मूल्यों में कमी की प्रवृत्ति प्रारंभ होने की कुछविश्लेषकों की पूर्वानुमानों पर पुन:विचार करना चाहिए, क्योंकि संभवतःयहअत्यधिकसंयमितहै।
LMAOOOO, ताइवानी सबस्ट्रेट निर्माताओं के प्रबंधक अभी भी इस पुराने मानसिकता में फंसे हुए हैं कि जापान का Nittobo कोरिया के Samsung से नफरत करता है, इसलिए यह Samsung को कम ग्लास फाइबर आपूर्ति करेगा और Samsung Electro-Mechanics क्षमता विस्तार नहीं कर पाएगा?? LMFAOOOOOO https://t.co/0bQByJ8JUd
क्या हाइब्रिड बॉन्डिंग (W2W) को हाई-एनए यूवी से पहले अपनाया जाएगा? https://t.co/IOs2QsX8iO
