TSMC est enfin prête à reprendre la mise à l'échelle de la SRAM avec son nœud A14, après une pause qui a commencé après le N5, selon des rapports des médias coréens. Les tailles des bitcells SRAM sont restées à 0,021 µm² pendant environ huit ans depuis le lancement du processus N5 (5 nm) en 2020. Toutefois, avec le A14, la taille d'un bitcell SRAM 6T à haute densité (mémoire vive statique) devrait réduire à moins de 0,017 µm². Les médias coréens ont noté que cela placerait TSMC en avance sur le processus 18A d'Intel, pour lequel Intel a déclaré une taille de bitcell à haute densité de 0,021 µm² et une densité maximale de macro SRAM de 38,1 mégabits/mm² lors de l'ISSCC l'année dernière. La SRAM est la mémoire cache ultra-rapide utilisée à l'intérieur des CPU, GPU et accélérateurs AI. Des bitcells plus petits — les cellules de mémoire les plus petites individuelles — permettent de placer plus de mémoire dans la même surface, affectant directement les performances et l'efficacité énergétique. https://t.co/tYuy9jFUD4