TSMC va continuer d'utiliser les microbumps conventionnels plutôt que le hybrid bonding pour le conditionnement HBM pour le moment, en demandant à ses fournisseurs de développer des solutions à 5 μm Taiwanais TSMC devrait continuer d'utiliser la technologie de microbump conventionnelle, et non le hybrid bonding, pour le conditionnement avancé reliant la mémoire à haut débit (HBM) aux accélérateurs IA pour le moment. Étant donné le cycle de développement des matériaux associés, les microbumps à pas plus fin devraient rester utilisés jusqu'aux phases tardives de HBM4 et au début de HBM5. Selon des sources de l'industrie des matériaux du 2 septembre, TSMC a demandé à ses partenaires en matériaux et équipements de développer des solutions de liaison et de remplissage sous-jacent pour des microbumps d'environ 5 micromètres (μm). Autrement dit, TSMC souhaite que les microbumps actuellement utilisés dans le conditionnement avancé deviennent encore plus courts et plus fins. Les fournisseurs coréens et japonais ont déjà commencé le développement, avec une production de masse des microbumps de classe 5 μm estimée au second semestre 2028. Actuellement, les hauteurs des bump sont d'environ 15 à 25 μm pour la mémoire HBM3E (troisième génération étendue), tandis que HBM4 approche environ 10 μm. Les fournisseurs japonais de matériaux ont déjà indiqué qu'ils éprouvent des difficultés à garantir la qualité en dessous de 15 μm. Un bump de 5 μm se situerait donc bien en dessous du seuil actuel de qualification. La raison de réduire la hauteur et d'affiner les bump réside dans la limite de hauteur du cube HBM et dans la nécessité d'une densité d'interconnexion plus élevée. Selon les spécifications JEDEC, la hauteur maximale de la pile HBM est de 775 μm. Le nombre de connexions I/O continue d'augmenter, mais la pile globale doit rester dans cette limite de hauteur. Dans le conditionnement avancé CoWoS de TSMC, le GPU et la pile HBM — déjà assemblés par le fournisseur de mémoire — sont montés sur un interposeur en silicium à l'aide de microbumps. L'empilement des 16 puces DRAM est effectué au sein du package HBM par des entreprises telles que SK hynix et Samsung Electronics, et non par TSMC. Toutefois, à mesure que le nombre d'interconnexions côté accélérateur augmente, les microbumps utilisés pour monter les composants dans CoWoS doivent également devenir plus courts et plus densément espacés. Les premières et deuxièmes générations d'HBM utilisaient des bump de soudure relativement volumineux. À mesure que le nombre de puces empilées et de connexions I/O augmentait, les microbumps sont devenus la méthode dominante à partir de la génération HBM3. SK hynix utilise son procédé MR-MUF, dans lequel un remplissage liquide est appliqué après un reflow massif, tandis que Samsung Electronics utilise TC-NCF, qui place un remplissage en film entre les puces avant le bondage thermocompressif. Le hybrid bonding a été envisagé comme étape suivante. En éliminant les bump et en reliant directement les pads en cuivre, l'interconnexion peut être rendue plus fine et significativement plus dense. TSMC utilise déjà cette technologie, sous la plateforme SoIC, pour empiler des puces logiques. Toutefois, l'HBM est toujours attaché à l'interposeur à l'aide de microbumps. L'industrie hésite à abandonner un procédé déjà éprouvé en termes de rendement, d'inspection et de fabrication à grande échelle. À l'échelle de 5 μm, les fabricants doivent résoudre simultanément des problèmes liés au remplissage sans vide, aux résidus de flux et à l'alignement du bondage. Étant donné la complexité du défi, TSMC semble avoir réparti différentes tâches de développement entre ses partenaires en matériaux et équipements. La direction au sein même de la pile HBM est similaire. Lors du Hot Chips 2026 le mois dernier, SK hynix a indiqué une feuille de route selon laquelle elle continuerait d'utiliser les microbumps basés sur MR-MUF jusqu'à HBM4 et HBM4E, sans adopter le hybrid bonding. Le bondage direct a été positionné comme une technologie destinée à HBM5 et aux piles dépassant 20 puces. Les observateurs du secteur estiment que la décision de JEDEC d'augmenter la hauteur maximale de la pile HBM de 720 μm à 775 μm a fourni une marge supplémentaire pour prolonger l'utilisation des microbumps. Une source de l'industrie des matériaux a déclaré : « La demande de TSMC visant à développer des microbumps plus fins peut être interprétée comme un signal indiquant que, pour cette génération, elle entend utiliser des microbumps plus bas plutôt que d'opter pour un bondage direct. » La source a ajouté : « Des microbumps inférieurs à 15 μm ont déjà été développés, mais garantir leur qualité reste difficile. Le défi principal n'est pas tant le bump lui-même que le développement d'une solution de remplissage capable de le supporter et de le valider de manière fiable. »