L'analyse de SemiAnalysis montre que le nœud N+3 de SMIC correspond à l'18A d'Intel en termes de pas métallique

Invité : Dylan Patel, fondateur de SemiAnalysis

Hôte : Aucun (vidéo avec commentaire indépendant)

Source du podcast : SemiAnalysis

La Chine vient-elle de dépasser Intel ?

Date de diffusion : 2026-07-20

Déclaration d'intérêts : Cette vidéo est une analyse du premier rapport public du laboratoire de démontage STEEL de SemiAnalysis, promouvant directement leur service de démontage payant. SemiAnalysis entretient une relation de concurrence commerciale directe avec TechInsights, un géant établi du démontage (actuellement en vente à un fonds de capital-investissement, dont les revenus ont déjà dépassé ceux de TechInsights). Le contenu ci-dessus présente fidèlement leur analyse technique et ne reflète pas la position de notre publication.

SemiAnalysis a ouvert le dernier processeur phare de Huawei, le Kirin 9030, et mesuré sous microscope électronique la largeur la plus fine des pistes métalliques. Le résultat a surpris : l’espacement minimal des pistes métalliques du procédé N+3 de SMIC, troisième génération à 7 nm, est de seulement 32,5 nm, soit plus étroit que les 36 nm utilisés par Intel sur son nœud Panther Lake avec son procédé 18A. Une fonderie chinoise privée d’approvisionnement en machines de lithographie EUV a surpassé en densité de routage le nœud avancé d’Intel.

Mais SemiAnalysis elle-même a averti dans son rapport que ce chiffre a été délibérément sélectionné. Le N+3 a effectivement rattrapé le N6 de TSMC en densité de transistors, mais au prix d’une quadruple mise en forme, de masques supplémentaires, de coûts plus élevés et d’un rendement inférieur ; en termes de performance et de consommation d’énergie, il est largement en retard, le Kirin 9030 étant probablement équivalent à un flagship Android il y a trois ans. En clair, les puces chinoises sont encore en retard de plusieurs années, mais être en retard ne signifie pas être bloqué. Les restrictions à l’exportation n’ont pas arrêté la Chine, elles lui ont simplement posé un autre problème. La dernière phrase de la vidéo mérite une réflexion approfondie : la Chine n’a pas besoin de rattraper TSMC, il suffit qu’elle devienne suffisamment bonne pour ne plus jamais en avoir besoin.

Concernant ce chiffre étonnant dans le titre

Comment atteindre une densité de niveau EUV sans EUV ?

Concernant le rattrapage de densité et le recul des performances

Sur pourquoi les gens ont encore peur de la Chine

Sur les véritables clés de la victoire

Actuellement, le monde de la fabrication de semi-conducteurs est divisé en deux groupes : ceux qui possèdent des machines de lithographie EUV et ceux qui n'en ont pas. Le manque d'EUV constitue un désavantage évident pour la Chine, mais à quel point cet écart de fabrication est-il réel ?

Il s'agit d'un HiSilicon Kirin 9030, la puce intégrée dans le dernier smartphone phare d'Huawei. Il y a quelques semaines, SemiAnalysis l'a découpée et placée sous un microscope électronique pour mesurer les fils les plus fins à l'intérieur de la puce, c'est-à-dire l'espacement métallique. Le résultat observé était inattendu.

L'espacement métallique le plus étroit du Kirin 9030 n'est que de 32,5 nanomètres, inférieur à celui de Panther Lake, qui utilise le tout nouveau nœud 18A d'Intel. Une fonderie chinoise coupée des outils les plus avancés et dépourvue d'EUV affiche une densité de routage environ 10 % plus élevée que le nœud EUV de pointe d'Intel.

Cette vidéo clarifie trois points : comment SMIC a réussi sans EUV ; pourquoi des lignes plus fines ne signifient pas nécessairement mieux ; et pourquoi, malgré un retard de plusieurs années, la Chine est déjà devenue un acteur important sur la table de la fabrication de puces.

Commençons par expliquer d’où viennent ces chiffres et mesures, car c’est en soi assez intéressant.

SemiAnalysis a créé un laboratoire de démontage appelé STEEL, dont le nom complet est SemiAnalysis Teardown Engineering and Evaluation Lab. Le démontage, comme son nom l'indique, consiste à démonter physiquement les puces les plus avancées au monde pour en comprendre la conception par ingénierie inverse. Pendant environ les deux dernières décennies, une seule entreprise était capable de le faire à grande échelle ; ce n'est plus le cas aujourd'hui.

Donc, tout ce que vous verrez ensuite — les sections, les largeurs de ligne, le nombre de transistors — provient directement de STEEL.

Sur la « table d’opération » se trouve le Kirin 9030, le SoC phare d’Huawei, basé sur le procédé de 7 nanomètres de troisième génération de SMIC, avec le code interne N+3, et c’est actuellement le procédé le plus avancé en Chine.

Mais un chiffre isolé n'a pas de sens ; il faut un point de référence. Ainsi, STEEL a également démonté une autre puce, le MediaTek Helio G99, un SoC pour téléphone bon marché, fabriqué selon le procédé N6 de TSMC. La raison est simple : le N6 de TSMC et le 7 nm N+3 de SMIC se situent à peu près au même niveau, au même nœud technologique. L'un est fabriqué avec les meilleurs équipements occidentaux, l'autre en Chine, sous restrictions d'exportation. En les plaçant sous le même microscope, le résultat devrait, espérons-le, raconter une histoire complète.

Ne comparez pas encore avec le titre d’Intel 18A, comparez d’abord N+3 avec N6. SMIC a-t-il réussi à réaliser un espacement métal plus fin avec N+3 qu’avec N6 ? Réponse simple : oui.

L'espacement métallique le plus faible mesuré sur le Kirin 9030 est de 32,5 nanomètres, tandis que l'espacement métallique le plus fin sur le Helio G99 basé sur N6 est de 40 nanomètres, ce qui représente une différence notable.

Mais « les pistes plus fines » fait référence à la densité, c’est-à-dire le nombre de circuits logiques pouvant être intégrés par millimètre carré, et ne permet pas de déterminer directement la qualité globale de ce processeur ou de ce nœud. L’espacement minimal des métaux n’est qu’une partie de l’équation ; il ne dit rien sur la vitesse des commutations logiques ni sur la consommation d’énergie.

En termes de densité uniquement, SMIC y est parvenu. Le N+3 atteint environ 113 millions de transistors par mm², contre environ 108 millions pour le N6 de TSMC. Ainsi, oui, le dernier nœud DUV de SMIC dépasse bien en densité un nœud EUV.

Sans EUV, comment atteindre une densité de niveau EUV ? Il existe deux méthodes, chacune avec ses propres coûts.

La première technique est la multipatterning. L'EUV vous permet de produire environ une seule fois un motif relativement précis. Sans EUV, il faut être plus créatif : on commence par créer un motif grossier, on dépose une fine couche de spacer le long des bords, puis on effectue une gravure, et on utilise ces spacers comme un nouveau masque, plus fin. C'est un peu comme tracer une ligne, puis décrire ses deux bords pour obtenir deux lignes plus fines, et répéter l'opération. Une seule itération s'appelle le double patterning auto-aligné (SADP) — « auto-aligné » car les spacers se forment naturellement le long du motif existant. Deux itérations constituent le quadruple patterning (SAQP). La couche la plus fine de SMIC nécessite la version quadruple.

Chaque fois que vous repassez, vous ajoutez une couche de protection, un nouvel alignement et une nouvelle occasion d'erreur, ce qui augmente les coûts et réduit le taux de rendement. « Tu sais que je n'aime pas les faibles taux de rendement. »

La deuxième stratégie est la DTCO, l'optimisation conjointe de la conception et du procédé. Cela signifie ne plus traiter la conception des puces et le procédé de fabrication comme deux problèmes indépendants, mais les optimiser ensemble. En pratique, cela implique de réduire la taille du schéma des cellules : utiliser moins de nageoires par transistor, placer le contact de grille directement au-dessus de la grille active au lieu de la décaler sur le côté, ou réduire l'espacement d'isolation entre les cellules adjacentes.

Chaque technique DTCO permet de gagner un peu de surface, mais chaque fois qu'elle rend les transistors plus fragiles et plus difficiles à modéliser. Ainsi, SMIC a effectivement rattrapé TSMC en densité sur son nœud EUV, mais en utilisant davantage de masques, plus d'étapes et un risque accru d'échec pour forcer DUV. Ce n'est pas une égalité.

La densité semble impressionnante, mais c’est précisément là que tout commence à s’effondrer. Car la surface est la dimension la plus facile à modifier, tandis que la consommation d’énergie et les performances sont bien plus difficiles à ajuster.

Depuis que la loi de Dennard a cessé d’être valable au milieu des années 2000, cette ancienne règle, nommée d’après Robert Dennard, selon laquelle la réduction des transistors entraînait une augmentation de la vitesse et une réduction de la consommation d’énergie, n’existe plus. Ce gain gratuit est terminé ; depuis l’adoption du DTCO, la vitesse et l’efficacité doivent être poursuivies séparément, et l’on ne peut plus avoir les deux à la fois.

C'est exactement ce que l'on peut observer sur le nœud SMIC N+3. Le Kirin 9030 Pro est une puce relativement dense, mais ses performances ne sont probablement qu'à la hauteur des hauts de gamme Android d'il y a trois ans. Comparé aux meilleurs processeurs actuels d'Apple, Qualcomm, MediaTek et Samsung, il n'est pas du même niveau. L'écart d'efficacité est même plus important que l'écart de vitesse.

L'exemple le plus typique est celui des petits cœurs efficaces d'Apple, les vrais petits. Les cœurs E d'Apple dépassent en performance entière les cœurs prime de Huawei, tout en consommant environ 1 watt, contre 4,5 watts pour les cœurs prime de Huawei. En termes de performance par cycle, les cœurs prime de Huawei se situent approximativement au niveau du Arm Cortex-X2, un design de 2021. Honnêtement, c'est un ingénierie tout à fait respectable. Mais le M1 d'Apple de 2020, à consommation comparable, est environ 35 % plus rapide par cycle. Et les leaders actuels sont bien au-delà de ces deux-là.

Ainsi, N+3 présente un léger avantage en densité par rapport au N6 de TSMC, mais le N6 est déjà un nœud datant de plusieurs années. Apple et Qualcomm ont déjà lancé des puces sur les nœuds N4 et N3, plus denses et avec une courbe tension-fréquence bien supérieure. Des puces basées sur le N2 arriveront avant la fin de l’année. Ils disposent de plus de transistors, chacun commutant plus rapidement à une consommation d’énergie plus faible. SMIC a poursuivi une voie erronée. Les pistes sont devenues plus fines, la densité a augmenté, mais les aspects physiques du nœud n’ont pas suivi.

Mettre N+3 et le tout dernier 18A d'Intel côte à côte met en évidence un contraste encore plus marqué. Sur le papier, 18A peut atteindre un espacement métal M0 de 32 nm, équivalent à N+3. Toutefois, sur Panther Lake, Intel utilise massivement des cellules hautes performances, ce qui relâche l'espacement métal à 36 nm.

Conçu pour permettre un espacement M0 plus lâche, ce qui réduit la complexité et apporte des avantages en termes de coût et de rendement. Mais cela suppose que vous avez la liberté de décider où et comment réduire les dimensions — ce qui signifie que le titre « Plus fin qu’Intel » est techniquement vrai, mais ne reflète pas la compétitivité. Les chiffres sont exacts, mais ce qu’ils mesurent ne détermine pas qui gagne.

En termes de densité de transistors, 18A dépasse largement N+3, même avec un espacement métallique légèrement plus large. Car, comme les puces ne se réduisent pas uniquement à la densité, et que la densité ne se limite pas uniquement à l’espacement métallique M0, l’alimentation par l’arrière permet de réduire l’espacement métallique sur la face avant, car les connexions d’alimentation arrivent par l’arrière de la puce.

Pourquoi tout le monde a-t-il encore peur de la Chine ? Parce qu'être en retard de quelques années n'est pas la même chose que d'être bloqué.

SMIC a encore de la marge de progression sur DUV. Des métaux inférieurs plus fins, comme M0, qui n'est que la première couche métallique, sont suivis de nombreuses autres couches. Des cellules plus courtes et un pas de grille plus serré. Sur le papier, le futur N+4 pourrait atteindre une densité comparable à celle du N5 de TSMC, et le N+5 avec alimentation arrière pourrait atteindre la densité du 18A d'Intel. Mais répétons-le : il s'agit uniquement de la densité, la consommation d'énergie et les performances ne suivront pas.

L'essentiel est que la difficulté s'accumule. Chaque optimisation prise isolément est raisonnable, mais sans EUV pour les combiner toutes, chaque nouveau nœud devient plus lent, plus cher et moins tolérant que le précédent. Vous pouvez continuer à grimper le mur, mais il deviendra de plus en plus raide.

Les contrôles à l'exportation n'ont pas arrêté la Chine, ils n'ont fait que changer le problème que la Chine doit résoudre.

Et les connaissances se propagent. SMIC est invité à accorder des licences pour les processus N+2 et N+3 à d'autres fabricants nationaux de wafers. Si ces compétences technologiques se diffusent vers des accélérateurs AI, le point de blocage ne sera plus une seule fabrique pouvant être sanctionnée, mais tout un écosystème.

Rappel rapide sur le nœud 7 nm N+3 de SMIC : pas d'EUV, pas d'alimentation arrière. Plus complexe, plus coûteux, avec un écart d'efficacité réel. Selon chaque indicateur clé de pointe, la Chine ne rattrape pas Intel, TSMC ou Samsung. Cela est clairement visible au microscope.

Mais être en retard sur la pointe et être sans importance, ce sont deux choses différentes. Si les puces nationales sont suffisamment performantes pour être utilisées dans les téléphones, le raisonnement, le réseau, ou tout domaine sensible à la sécurité, alors c’est une victoire. La Chine n’a pas besoin de devenir TSMC pour avoir du sens. Elle doit simplement être suffisamment bonne pour ne plus jamais avoir besoin de TSMC.

Tout le contenu de la vidéo provient de STEEL : annotations, analyses au niveau des blocs, coupes par microscopie électronique traversant directement la logique et le stockage. La vidéo ne développe pas beaucoup de points : le processus complet, l'analyse des matériaux, les mesures des fins, le démontage du package. Pour une analyse approfondie du dernier nœud de SMIC, consultez l'article de démontage de SemiAnalysis, lien dans la description de la vidéo.

Ceci est le premier rapport public de STEEL, et d'autres suivront certainement. Abonnez-vous si vous aimez ce type de contenu. « J’aimerais beaucoup connaître votre avis sur cela. Est-ce suffisamment bon pour ne plus avoir besoin de TSMC ? Dites-le-moi dans les commentaires. »

Organisé et compilé par Shenchao TechFlow