Samsung Electronics mise sur les machines les plus coûteuses jamais construites pour la fabrication de puces afin d'obtenir un avantage décisif dans la guerre des mémoires. L'entreprise a annoncé un partenariat stratégique renforcé avec ASML le 8 septembre 2026, s'engageant à déployer la lithographie High-NA EUV en production de masse de DRAM d'ici 2028.
Si Samsung atteint cet objectif, ce serait la première fois qu'un fabricant de puces utilise la technologie High-NA EUV dans le secteur DRAM.
Ce que signifie réellement High-NA EUV
La lithographie EUV, ou lithographie par ultraviolets extrêmes, est la technologie qui imprime des motifs de circuits extrêmement petits sur des plaquettes de silicium en utilisant une lumière d'une longueur d'onde de seulement 13,5 nanomètres. « High-NA » désigne une ouverture numérique plus élevée dans le système optique — passant de 0,33 à 0,55 — ce qui permet à la machine d'imprimer des motifs encore plus fins avec une meilleure résolution.
L'avantage pratique pour la DRAM : moins d'étapes de fabrication, des motifs de circuit plus serrés et une meilleure efficacité. L'EUV à haute NA permet des capacités d'exposition unique, simplifiant le multi-patterning précédemment complexe requis par les équipements EUV plus anciens.
Ces machines ne sont pas bon marché. Chaque outil EUV à haute NA coûte entre 350 et 400 millions de dollars.
Le décalage du masque photographique de 12 pouces
Au-delà de l'engagement EUV annoncé, Samsung participera également à une initiative menée par ASML pour développer des photomasques de 12 pouces, remplaçant le format de 6 pouces qui est la norme de l'industrie depuis des décennies.
Les photomasques sont essentiellement les pochoirs utilisés pour transférer les conceptions de circuits sur des plaquettes de silicium. Le passage aux masques de 12 pouces devrait augmenter la productivité de fabrication d'environ 40 %.
Pourquoi DRAM avant les puces logiques
L'entreprise ne prévoit pas d'utiliser l'EUV High-NA pour ses opérations de logique et de fabrication avant environ 2030, lorsqu'elle prévoit d'atteindre des nœuds de processus de classe 1 nm. Toutefois, elle cible 2028 pour le DRAM.
Le PDG de Samsung, Young Hyun Jun, a présenté le partenariat en des termes explicitement centrés sur l'IA, affirmant que l'innovation technologique à travers toute la chaîne de valeur des puces est essentielle à l'ère de l'IA.
Ce que cela signifie pour le paysage des semi-conducteurs
L'annonce de Samsung exerce une pression sur ses concurrents SK Hynix et Micron Technology, les deux autres entreprises de l'oligopole du DRAM qui contrôlent collectivement la grande majorité de l'offre mondiale de DRAM. Pour ASML, ce partenariat valide la viabilité commerciale de sa gamme de produits la plus avancée. ASML est le seul fournisseur mondial d'équipements de lithographie EUV.
TSMC cible un déploiement en 2030 pour des nœuds avancés similaires, tandis qu'Intel a lancé des applications limitées de la technologie High-NA EUV. Pour les investisseurs suivant la chaîne d'approvisionnement en semi-conducteurs, la métrique clé à surveiller n'est pas l'annonce elle-même, mais la trajectoire des dépenses en capital de Samsung au cours des deux prochaines années. Les commandes d'outils High-NA EUV, les mises à niveau des installations et les dépenses en développement de photomasques serviront toutes d'indicateurs avancés pour déterminer si l'objectif de 2028 est atteignable.