$TER se está alineando con la ola de empaquetado de IA desde el lado de prueba. $TER anunció una celda de prueba conjunta con Tokyo Electron que combina su plataforma UltraFLEXplus con el prober de dispositivos singulados Prexa de TEL. La tarea consiste en la clasificación de dispositivos conocidos como buenos. A medida que los chips de IA y de centros de datos pasan a paquetes basados en chiplets 2.5D y 3D, un solo die defectuoso puede arruinar todo un paquete de alto valor. Clasificar cada die antes de integrarlo en la pila protege el rendimiento, y esto se vuelve más valioso a medida que los paquetes se vuelven más caros y complejos. La solución de TEL maneja la carga térmica y la disipación de alta potencia del silicio de IA de vanguardia, mientras que $TER ejecuta la prueba. Se trata de una celda validada y lista para producción, dirigida a diseñadores fabless, fundiciones y OSAT, y ya está disponible. Shannon Poulin, quien dirige el Grupo de Pruebas de Semiconductores de $TER, dijo: "Nuestros clientes necesitan una clasificación confiable en cada etapa del empaquetado avanzado". Este es el lado menos visible del desarrollo de IA. Todos observan la capacidad de cómputo y de empaquetado, pero cuanto más difíciles se vuelven estos chips para fabricar, más pruebas requiere cada uno. Ese es el ámbito de $TER. ¿Es la prueba una apuesta subestimada en IA, o ya está preciada? No es una carrera de velocidad, es un maratón.