ستستمر TSMC في استخدام تقنية الميكروبامب التقليدية بدلاً من الربط الهجين لتعبئة ذاكرة النطاق العريض عالي الأداء (HBM) لفترة حالية، وتُكلف الموردين بتطوير ميكروبامب بحجم 5 ميكرومتر. من المتوقع أن تستمر TSMC في تايوان باستخدام تقنية الميكروبامب التقليدية، وليس الربط الهجين، لتغليف متقدم يربط ذاكرة النطاق العريض عالي الأداء (HBM) بمحفزات الذكاء الاصطناعي لفترة حالية. نظراً لدورة التطوير للمواد ذات الصلة، من المتوقع أن تظل ميكروبامب ذات خطوة أدق قيد الاستخدام خلال المراحل المتأخرة من HBM4 وحتى المرحلة المبكرة من HBM5. وفقًا لمصادر صناعة المواد في 2 سبتمبر، طلبت TSMC من شركائها في المواد والمعدات تطوير حلول ربط وحشو تحتي للميكروبامب بحجم حوالي 5 ميكرومتر (μm). بمعنى آخر، ترغب TSMC في جعل الميكروبامب المستخدمة حاليًا في التغليف المتقدم أقصر وأدق أكثر. وقد بدأت الموردون الكوريون واليابانيون التطوير، مع تقدير بدء الإنتاج الضخم للميكروبامب بحجم 5 ميكرومتر في النصف الثاني من عام 2028. حاليًا، تكون ارتفاعات الميكروبامب حوالي 15–25 ميكرومتر لذاكرة HBM3E من الجيل الثالث الموسعة، بينما تقترب HBM4 من حوالي 10 ميكرومتر. وقد أفاد موردون يابانيون للمواد سابقًا بأنهم يواجهون صعوبة في ضمان الجودة تحت 15 ميكرومتر. وبالتالي، فإن ميكروبامب بحجم 5 ميكرومتر ستكون أدنى بكثير من عتبة التأهيل الحالية. السبب في جعل الميكروبامب أقصر وأدق هو حدود ارتفاع مكعب HBM والحاجة إلى كثافة أعلى للوصلات. وفقًا لمواصفات JEDEC، فإن أقصى ارتفاع لمكدس HBM هو 775 ميكرومتر. ويستمر عدد وصلات I/O في الزيادة، لكن يجب أن يظل المكدس الكلي ضمن هذا الحد الأقصى للارتفاع. في تغليف CoWoS المتقدم الخاص بـ TSMC، يتم تركيب وحدة معالجة الرسوميات (GPU) ومكدس HBM — الذي تم تجميعه بالفعل من قبل مورد الذاكرة — على لوحة السيليكون التفاعلية باستخدام الميكروبامب. يتم تجميع 16 وحدة DRAM نفسها داخل حزمة HBM بواسطة شركات مثل SK hynix وSamsung Electronics، وليس من قبل TSMC. ومع ذلك، مع زيادة عدد الوصلات على جانب المحفز، تحتاج أيضًا الميكروبامب المستخدمة لتركيب الأجهزة في CoWoS إلى أن تصبح أقصر وأكثر كثافة. استخدمت HBM من الجيلين الأول والثاني ميكروبامب كبيرة نسبيًا. مع زيادة عدد وحدات التجميع والوصلات I/O، أصبحت الميكروبامب النهج السائد تقريبًا مع جيل HBM3. وقد استخدمت SK hynix عملية MR-MUF الخاصة بها، التي يتم فيها تطبيق الحشو السائل بعد إعادة الصهر الجماعي، بينما استخدمت Samsung Electronics TC-NCF، التي تضع طبقة حشو على شكل فيلم بين الوحدات قبل الربط الحراري الضاغط. تم مناقشة الربط الهجين كخطوة تالية. من خلال التخلص من الميكروبامب والربط المباشر لألواح النحاس، يمكن جعل الوصلة أرق وأكثر كثافة بشكل كبير. وتستخدم TSMC هذه التقنية بالفعل، تحت منصة SoIC، لتجميع رقائق المنطق. ومع ذلك، لا تزال HBM متصلة باللوحة التفاعلية باستخدام الميكروبامب. وقد ترددت الصناعة في التخلي عن عملية تم إثباتها بالفعل من حيث العائد والفحص والإنتاج الضخم. عند مقياس 5 ميكرومتر، يجب على المصنعين حل مشكلات متزامنة تتعلق بالحشو الخالي من الفراغات، والبقايا الناتجة عن الفلوكس، ومحاذاة الربط. نظرًا لمستوى الصعوبة، يبدو أن TSMC قد وزعت مهام تطوير مختلفة بين شركائها في المواد والمعدات. الاتجاه داخل المكدس HBM نفسه مشابه. في مؤتمر Hot Chips 2026 الشهر الماضي، أشارت SK hynix إلى خارطة طريق تستمر فيها باستخدام MR-MUF القائم على الميكروبامب عبر HBM4 وHBM4E، بدلاً من اعتماد الربط الهجين. وتم وضع الربط المباشر كتقنية لـ HBM5 وللمكدسات التي تتجاوز 20 وحدة. ويعتقد المراقبون الصناعيون أن قرار JEDEC برفع حد ارتفاع مكدس HBM الأقصى من 720 ميكرومتر إلى 775 ميكرومتر قد قدم مساحة إضافية لتمديد استخدام الميكروبامب. قال مصدر في صناعة المواد: "يمكن تفسير طلب TSMC لتطوير ميكروبامب أدق على أنه إشارة إلى أنها تنوي استخدام ميكروبامب أقل ارتفاعًا بدلاً من الانتقال إلى الربط المباشر لهذه الجيل." أضاف المصدر: "تم بالفعل تطوير ميكروبامب أقل من 15 ميكرومتر، لكن ضمان جودتها لا يزال صعبًا. التحدي الرئيسي ليس الميكروبامب نفسه، بل تطوير حل حشو يمكنه دعمها وتأهيلها بشكل موثوق."