HBM4 يعيد تعريف أجهزة الذكاء الاصطناعي من خلال ابتكارات على مستوى النظام

مع استمرار الانفجار في طلبات تدريب واستنتاج نماذج الذكاء الاصطناعي الكبيرة، انتقلت عقدة أداء رقائق الحوسبة من وحدات الحساب إلى عرض النطاق الترددي للذاكرة، وأصبحت ذاكرة HBM عالية العرض الترددي العامل المحوري الذي يقيد تطور الأجهزة عالية الأداء للذكاء الاصطناعي. وفي مؤتمر HotChips2026 الدولي لتكنولوجيا الرقائق الفاخرة، كشفت شركتا التخزين الرائتان عالميًا، سامسونغ وSK هايكسوس، بشكل جماعي عن مسار تطور تقنية HBM4 القادمة،打破了行业沿用多年的HBM迭代逻辑。

مقارنةً بالتطورات السابقة التي ركزت فقط على زيادة سرعة DRAM وعدد طبقات التكدس، فإن بنية HBM4 الجديدة تنتقل بشكل شامل نحو ثلاثة اتجاهات مبتكرة: ترقية عملية المنطق لقاعدة Die، والتكدس ثلاثي الأبعاد باستخدام تقنية الترابط المختلط، وتعبئة EMIB الهجينة غير المتجانسة. وراء هذا التحديث التقني، تحدث تحول من HBM كجهاز تخزين منفصل إلى نظام متكامل يجمع بين "التخزين + المنطق + التعبئة + IP + EDA".

خلال دورات التحديث السابقة لـ HBM3 و HBM3E، كان منطق ترقية التكنولوجيا في الصناعة ثابتًا نسبيًا، حيث ركزت التحسينات الأساسية على حبيبات ذاكرة DRAM نفسها، من خلال رفع معدل نقل الحبة الواحدة، وزيادة عدد طبقات التكديس، وتحسين هيكل الاتصالات الميكروية، لتحقيق زيادة مستقرة في العرض الترددي الكلي. ضمن هذا النظام، كانت وحدة Base Die السفلية تؤدي فقط وظائف بسيطة مثل إعادة توجيه الإشارات وتوزيع الطاقة ودعم الاختبار، وتلعب دور جسر إشارات سلبي. وقد استمرت هندسة التصنيع لفترة طويلة في استخدام تقنيات متطورة مشتقة من التخزين، دون الحاجة إلى تكرار كبير، حيث كانت الحواجز التقنية وقيود الإنتاج لمنتجات HBM بأكملها تتركز بالكامل في مرحلة تصنيع DRAM.

لكن مع النمو الأسي في طلب قوة الحوسبة للذكاء الاصطناعي، فإن التأثير الحدي لنماذج التكرار التقليدية يتناقص بسرعة. في سيناريوهات النطاق الترددي الفائق، يؤدي التحسين البسيط لسرعة DRAM إلى مشكلات خطيرة مثل التداخل الإشاري، وزيادة استهلاك الطاقة، والانحراف الزمني، ولم يعد التحسين على المستوى الثنائي الأبعاد قادرًا على التكيف مع أحمال قوة الحوسبة الضخمة. لمعالجة هذه النقطة الحرجة في الصناعة، أطلقت سامسونج وSK هايكسيل في مؤتمر HotChips2026 الحالي أفكارًا تقنية جديدة متزامنة، وحددت نقطة التحول الأساسية في عصر HBM4 ليست في وحدات التخزين، بل في إعادة هيكلة نظام Base Die الأساسي.

يُظهر كلا المصنعين مسارين متميزين بوضوح في الحلول التقنية. كشفت سامسونغ في عرضها في HotChips أن قاعدة HBM4/HBM4E الخاصة بها تستخدم تقنية منطق 4 نانومتر خاصة بها، بينما تستخدم CDie عقدة 1cDRAM، مع تحقيق أقصى سرعة دبوس تصل إلى 11.7 جيجابت في الثانية، ويمكن توسيعها إلى 13 جيجابت في الثانية، مع تحقيق عرض نطاق يصل إلى 3.3 تيرابايت في الثانية لكل تجميع. وبفضل ميزة كثافة الترانزستورات العالية في تقنية المنطق، يمكن للقاعدة دمج دوائر PHY ذات أداء أعلى، ووحدات تصحيح الإشارة، ووحدات إدارة الطاقة، مما يحسن بشكل كبير سلامة الإشارة عالية السرعة وحل مشكلة اضطراب التوقيت تحت عرض النطاق الترددي العالي جدًا. في الوقت نفسه، حددت سامسونغ في تصميمها المعماري أن جزءًا من منطق التحكم في الذاكرة سيتم نقله إلى القاعدة، مما يحرر مساحة شريحة السيليكون على جانب GPU ويوفر مساحة لتوسيع وحدات الحوسبة.

تستخدم SK Hynix نموذج تكرار قائم على التقسيم والتعاون، وتشتري من TSMC، حيث تستخدم Base Die تقنية المنطق 12 نانومتر من TSMC، مقارنةً ببنية المنطق الكاملة التي طورتها Samsung، فإن حل SK Hynix يركز أكثر على استقرار الإنتاج الضخم، من خلال تحسين شبكة التغذية الكهربائية وبنية توصيل الحرارة لـ Base Die، لتلبية متطلبات التبريد والحمل لبناءات التكديس الفائقة التي تصل إلى 12 أو حتى 16 طبقة. يشير التوزيع المختلف للمسارين إلى أن بنية المنطق الداخلية لـ Base Die في HBM4 لم تعد موحدة، مما يخلق فروقًا طبيعية بين منتجات الشركات المختلفة من حيث التقنية والأداء وسيناريوهات التوافق، مما يضيف صعوبات جديدة في تكييف سلسلة التوريد وتطوير تصميم الرقائق في المستقبل.

يجلب تبديل منطق قاعدة Die فوائد متعددة. يمكن للمنطق أن يحقق كثافة ترانزستورات أعلى، مع تحسين سلامة الإشارة وتحكم الطاقة في دوائر PHY، مما يمكنه دعم عرض نطاق I/O بحجم 2048 بت بعد مضاعفة HBM4. في الوقت نفسه، توفر مساحة الرقاقة الزائدة على قاعدة Die مساحة مادية للحوسبة القريبة من الذاكرة، حيث لم تعد HBM مجرد حاوية للبيانات، بل يمكنها إجراء معالجة مسبقة بسيطة للبيانات داخل الذاكرة، مما يخفف الضغط الناتج عن نقل البيانات في بنية فون نيومان. لكن التكلفة تكون أيضًا كبيرة بشكل ملحوظ، إذ لم تعد HBM منتجًا يمكن للشركات المصنعة للذاكرة إكماله بالكامل داخل نظام مغلق، بل أصبحت طاقة الإنتاج المنطقية وقدرات تصميم IP والمحاكاة التعاونية عبر العمليات جميعها شروطًا مقيدة لإنتاج HBM بكميات كبيرة. يجب على شركات DRAM التعاون بشكل عميق مع مصانع التصنيع المنطقية، مما يطيل دورة التصميم والتحقق والتصنيع، ويزيد تعقيد سلسلة التوريد بشكل مضاعف.

إشارة أخرى رئيسية من HotChips2026، مسار تكامل أنظمة HBM يتجه نحو التنوع، وCoWoS من TSMC لم يعد الحل الوحيد، حيث تدخل حلول التパك المختلطة المسرح، في الوقت الذي ينتقل فيه تقنية التوصيل الداخلي المتراكبة نحو التراكب 3D بالربط المختلط.

أكدت SK Hynix خلال كلمتها أن الشركة تقوم بتقييم تقنية EMIB الخاصة بإنتل لربط السيليكون المدمج بين HBM4 ووحدة المعالجة الحاسوبية للتكامل النظامي ثنائي الأبعاد. تعتمد تقنية CoWoS التقليدية على طبقة وسيطة من السيليكون كبيرة الحجم لربط جميع الإشارات بين GPU وHBM، وهي تقدم أداءً ممتازًا، لكن تكلفتها مرتفعة جدًا، كما أن إنتاجها يواجه قيودًا بسبب حجم قوالب الليثوغرافيا، مما يجعل من الصعب توسيع الطاقة الإنتاجية، وظل الطلب على إنتاج CoWoS العالمي دائمًا أعلى من العرض، حيث تُحجز الطاقة الإنتاجية أولًا من قبل العملاء الرائدين، ويضطر باقي الشركات إلى الانتظار لفترات طويلة للحصول على خطوط إنتاج. تتخلى تقنية EMIB عن استخدام طبقة وسيطة كاملة من السيليكون، وتستخدم فقط جسور سيليكونية مصغرة في المناطق المحلية حيث تحدث تفاعلات الإشارات، بينما تتحمل اللوحة العضوية معظم التوصيلات، وتقوم الجسور السيليكونية الصغيرة فقط بنقل الإشارات عالية الكثافة والسرعة. يمكن لهذه الحلول خفض تكلفة التغليف، والتجاوز من قيود حجم قوالب الليثوغرافيا، وتمكين تكامل أكبر للرقائق المتعددة، وقد أدرجت Google TPU بالفعل EMIB ضمن قائمة الخيارات لنسخة الجيل القادم.

لكن EMIB لا يعني استبدال CoWoS مباشرة. فجسر السيليكون المحلي لـ EMIB لا يزال يعاني من فقدان إشارة وتكامل طاقة أكبر مقارنة بطبقة الوسيط الكاملة من السيليكون في سيناريوهات الإشارة ذات الكثافة العالية جدًا. إن موقع SK هايليتس هو استخدام EMIB كمكمل مهم، وليس كاستبدال شامل. ستستمر رقائق التدريب الفائقة الأداء في استخدام CoWoS كأولوية، بينما يمكن استخدام حلول EMIB في رقائق الاستنتاج متوسطة إلى عالية الأداء ووحدات تسريع الحوسبة الكبيرة لتخفيف ضغط إنتاج التغليف، مما يخلق حالة توازي بين المسارين.

في الوقت نفسه، تمر تقنية الترابط بين الطبقات داخل تجميع HBM، أي بين رقائق DRAM المتعددة، بمرحلة انتقال من MRMUF إلى الترابط الهجين. حاليًا، لا تزال إصدارات HBM4 الإنتاجية تعتمد بشكل رئيسي على حلول الترابط الساخن MRMUF وTCNCF، والتي تعتمد على نقاط بروز دقيقة لتحقيق التوصيل بين الطبقات. ولكن مع ارتفاع عدد الطبقات إلى 16 طبقة، تصل مسافات نقاط البروز، ومقاومة الحرارة، والاستهلاك الطاقي تدريجيًا إلى حدودها الفيزيائية. مقارنةً بعملية MRMUF، فإن الترابط الهجين (Hybrid Bonding) لا يزيد فقط سمك الرقاقة الأساسية بنسبة 24%، بل يقلص مسافات TSV إلى أقل من 18 ميكرومتر، كما يمكنه خفض مقاومة الحرارة بنسبة 35% بشكل كبير مع زيادة عدد الطبقات، ومن المتوقع أن تُطبَّق هذه التقنية لأول مرة في HBM5، لتستهدف التجميعات الفائقة الارتفاع التي تتراوح بين 16 و20 طبقة فأكثر.

ومع ذلك، فإن الربط المختلط لا يزال في مرحلة التحقق بكميات صغيرة، حيث توجد تحديات في التحكم في معدل المنتجات الجيدة، وتكاليف المعدات، ومعالجة الرقائق الرقيقة، ولن يتم تبنيه على نطاق واسع بحلول عام 2026، ويتوقع الصناعة بشكل عام أن يشهد إصدار HBM4E التالي وجيل HBM5 تطبيقًا واسع النطاق للربط المختلط في عامي 2027 و2028.

وهذا أدى إلى شكل انتقالي تقني فريد حاليًا في صناعة HBM: حيث بدأت منتجات HBM4 الجديدة في استكشاف متنوع لتقنيات التパكيت الهجينة EMIB في التكامل الخارجي للنظام، لتخفيف ضغط الطاقة الإنتاجية للتعبئة عالية الأداء؛ بينما لا تزال التراكيب الداخلية للـ DRAM تلتزم بعملية الضغط الحراري الناضجة MRMUF لضمان استقرار الإنتاج الضخم، مع إجراء أبحاث أولية فقط على ربط المختلط. ويعزز هذا التقدم المتزامن لمسارات تقنية متعددة ووجود تقنيات قديمة وحديثة معًا، بشكل كبير من عدم اليقين في اختيار التقنية لـ HBM4 في هذه المرحلة.

بالإضافة إلى ذلك، أصبحت إدارة الحرارة نقطة عقد حاسمة لا يمكن تجاهلها في HBM ذات التراكم العالي جدًا. إن هندسة التراكم المكونة من 16 طبقة تؤدي إلى ارتفاع كبير في الحمل الحراري الكلي لـ HBM، حيث يؤدي تراكم الحرارة مباشرة إلى خفض تردد النطاق الترددي وتعطيل الأداء الكامل. لمعالجة هذه النقطة الحرجة، قدم كلا المصنعين حلين متميزين: أطلقت SK هايسيس حل IHBM المدمج مع مكونات توصيل حراري، من خلال تضمين مكونات تبريد عالية التوصيل الحراري وعازلة كهربائيًا في منطقة D2D PHY لـ HBM، مما يخلق مسار تبريد مخصص يمكنه خفض المقاومة الحرارية بنسبة تزيد عن 30%، وتحسين استقرار النظام؛ بينما خططت سامسونغ لتصميم ممرات تبريد نحاسية لمنتج HBM5 المستقبلي، لحل مشكلة التبريد في التراكم العالي جدًا من خلال هيكلية الأجهزة. من الواضح أن الحد الأقصى للأداء في منتجات HBM ذات التراكم العالي في المستقبل لن يُحدَّد فقط من خلال معلمات النطاق الترددي والسرعة، بل سيُحدَّد مباشرةً من خلال قدرة إدارة الحرارة.

في الوقت الحالي، لا تقتصر الحواجز الأساسية لـ HBM4 على التصنيع والتغليف فحسب، بل امتدت إلى عنصرين رئيسيين في المجالات الناعمة: IP عالي السرعة وسلسلة أدوات EDA غير المتجانسة، مما يجعلها النقطة الأكثر تجاهلًا ولكنها الأهم في الصناعة الحالية. مع تجاوز سرعة واجهة HBM4 لـ 9Gbps ومضاعفة عرض IO، زادت صعوبة تصميم PHY عالي السرعة وIP واجهات SerDes بشكل أسّي.

لا يُعدّ IP عالي السرعة مجرد تصميم دائرة بسيط، بل يتطلب تكييفًا عميقًا مع خصائص حبيبات DRAM وهندسة المنطق Base Die وهياكل التوصيل في التغليف، إضافةً إلى إجراء محاكاة وضبط مشتركة لتكامل الإشارة وتكامل الطاقة. حاليًا، تتركز موارد IP عالي السرعة الناضجة والجاهزة للإنتاج الضخم من نوع HBM4 في أيدي عدد قليل من الشركات الرائدة في الخارج، التي تتمتع بخبرات طويلة في إنتاج الرقائق، وتسيطر على سوق تزويد IP للرقائق الرئيسية للحوسبة. بالنسبة للشركات الصغيرة والمتوسطة المصممة للحوسبة والشركات الناشئة في سلسلة التوريد، فإن عدم القدرة على الحصول على IP عالي السرعة الناضج يعني عدم القدرة على التكيف مع هندسة HBM4، مما يخلق حواجز دخول صارمة في الصناعة.

في الوقت نفسه، فإن نقاط الضعف في سلسلة أدوات EDA ثلاثية الأبعاد غير المتجانسة زادت من صعوبة تنفيذ HBM4. إن HBM4 هو نظام متكامل غير متجانس متعدد العمليات ومتعدد الشرائح، حيث تنتمي قاعدة المنطق، وتراتيب الذاكرة، وحزم الجسر/الطبقة الوسيطة إلى أنظمة عمليات مختلفة، ولا يمكن لأدوات EDA التقليدية ثنائية الأبعاد المنفصلة إجراء محاكاة تعاونية عبر الشرائح والعمليات. في سيناريوهات التكديس الثلاثي الأبعاد، تتفاعل التأثيرات الكهربائية والحرارية والميكانيكية مع بعضها البعض، وأي انحراف في محاكاة جزء واحد يؤدي إلى فشل تقارب التصميم ككل.

توجد مشكلة واضحة في سير العمل السائد في الصناعة حاليًا، حيث لا يمكن تبادل أو إعادة استخدام المنطق الأمامي للتصميم، والتنفيذ الفيزيائي الوسيط، وبيانات المحاكاة المغلفة الخلفية، مما يؤدي إلى تكاليف تكرارية مرتفعة جدًا. وقد أشارت HotChips2026 بوضوح إلى أن التنفيذ الواسع النطاق لـ HBM4 يعتمد بشدة على سلسلة أدوات تصميم متكاملة لـ 3DIC، مما يمكن من التنسيق الكامل عبر مراحل التصميم، والتقنيات، والتغليف، والمحاكاة متعددة المجالات. إن قدرة أدوات EDA على التوافق، وتوافق تصحيح IP عالي السرعة، تحدد مباشرة معدل الإنتاج وحدود الأداء لـ HBM4، وهي أيضًا الحواجز التقنية الأساسية التي يصعب على الشركات الصغيرة والمتوسطة التغلب عليها في المرحلة الحالية.

بشكل عام، رسمت هذه الدورة الكاملة مسارًا تطوريًا جديدًا لصناعة HBM: حيث تتجاوز نموذج التحديث التقليدي القائم على تحسينات الأجهزة المنفردة، وتدخل عصر المنافسة النظامية الذي يعتمد على التكامل بين التصميم المعماري، والتغليف، والتقنيات الصناعية، وبيئة البرمجيات والأجهزة. إن المسارات التقنية المتميزة لسامسونج وSK هايكسينس قد كسرت هيمنة المعايير الموحدة التي استمرت طويلاً في الصناعة، وستصبح الوجود الطويل الأمد للتقنيات القديمة والجديدة، والتصنيف المبني على السيناريوهات، وتحقيق التفوق في القدرات النظامية، هي السمة الأساسية للتنافس في قطاع HBM على مدار السنتين أو الثلاث سنوات القادمة، مما سيعيد تشكيل قواعد المنافسة في صناعة تخزين الذكاء الاصطناعي.

هذا المقال من حساب WeChat "الصناعة والموازين شبه الموصلات" (ID: ICViews)، الكاتب: زيهاو