華為揭示在無需 ASML EUV 光刻技術的情況下，於 2031 年實現 1.4nm 芯片的路徑。🧵 在 IEEE ISCAS 2026 上，華為推出了 Tau (τ) 擴展定律與 LogicFolding 架構。該框架並非採用傳統的幾何縮小方式，而是垂直堆疊邏輯電路，以大幅減少傳輸延遲並最大化電晶體密度。 此架構將於今年秋季在下一代麒麟處理器中首次登場。華為指出，在過去 6 年內，即使在美國出口管制下，已悄然大規模生產了 381 款晶片型號，目標是在 2031 年實現相當於 1.4nm 節點的製程等效性。 來源：Tom's Hardware