SemiAnalysis 揭示中芯國際的 N+3 節點在無 EUV 的情況下與台積電 N6 的密度相當

整理 & 編譯：深潮 TechFlow

嘉賓：Dylan Patel，SemiAnalysis 創辦人

主持人：無（獨立解說影片）

播客源：SemiAnalysis

中國剛剛擊敗英特爾了嗎？

播出日期：2026 年 7 月 20 日

利益聲明：本影片為 SemiAnalysis 旗下 STEEL 拆解實驗室首份公開報告的解讀，直接推廣其付費拆解產品。SemiAnalysis 與老牌拆解巨頭 TechInsights 存在直接商業競爭關係（後者正被私募股權收購，SemiAnalysis 的營收已超過 TechInsights）。以下內容忠實呈現其技術分析，不代表本刊立場。

SemiAnalysis 將華為最新旗艦晶片麒麟 9030 切開，並在電子顯微鏡下測量最細的金屬線寬。結果出乎意料：中芯國際第三代 7 納米工藝 N+3 的最小金屬間距僅為 32.5 納米，比 Intel 在 Panther Lake 上使用的最新 18A 工藝的 36 納米還要窄。一家被切斷 EUV 光刻機供應的中國晶圓廠，在佈線密度上超越了 Intel 的領先節點。

但 SemiAnalysis 自己在報告中就提醒，這個數字是被刻意挑出來的。N+3 確實在晶體管密度上追平了台積電的 N6，代價是四重圖案化、更多光罩、更高成本和更低良率；性能和功耗更是落後，麒麟 9030 大概只相當於三年前的安卓旗艦。說白了，中國晶片還落後好幾年，但落後不等於卡死。出口管制沒有攔住中國，只是換了一道題。影片最後那句話最值得琢磨：中國不必追上台積電，只要好到完全不再需要台積電就夠了。

關於那個驚人的標題數字

• 一家被切斷最先進工具、沒有 EUV 的中國晶圓廠，布線密度比 Intel 的領先 EUV 節點還緊了大約 10%。
• 最小金屬間距只是密度的一部分，它無法說明邏輯開關的速度有多快或耗電多少。
• This number is real, but what it measures does not determine who wins.

如何在沒有 EUV 的情況下實現 EUV 級密度

• EUV lets you roughly shoot out a detailed pattern in one go. Without EUV, you need to be more creative.
• 每多走一遍，就多一層光罩、多一次對準、多一次出錯的機會，成本更高，良率更低。
• SMIC 確實靠 brute force 將 DUV 推至 EUV 級密度，但代價是更多光罩、更多步驟、更多失敗的可能。這算不上平手。

關於密度追平、性能落後

• 線變細了，密度上去了，但節點的物理沒有跟上。
• 蘋果那些小小的能效核，整數效能居然跑贏了華為的大核，而且只耗 1 瓦，華為大核要耗 4.5 瓦。
• SMIC 算是追錯了維度。

關於為什麼大家仍害怕中國

• 落後幾年，和卡死不動，是兩回事。
• 你可以繼續爬牆，但牆只會越來越陡。
• 出口管制沒有攔住中國，只是換了一道中國在解的題。

關於真正的勝負手

• China doesn't need to become TSMC to be meaningful. They just need to be good enough to no longer need TSMC.

目前，半導體製造的世界分為兩派：擁有 EUV 光刻機的，和沒有的。失去 EUV 對中國來說是明顯的劣勢，但這項製造差距到底有多大？

這是一顆海思麒麟 9030，華為最新旗艦手機中的晶片。幾週前，SemiAnalysis 將其切開，放入電子顯微鏡下，測量晶片內部最細的導線，也就是金屬間距。看到的結果出乎意料。

麒麟 9030 內部最小的金屬間距僅為 32.5 納米，比 Panther Lake 還要小，而後者採用的是 Intel 全新的 18A 節點。一家被切斷最先進工具、沒有 EUV 的中國晶圓廠，其布線密度比 Intel 領先的 EUV 節點還緊了大約 10%。

這期影片要弄清楚三件事：SMIC 沒有 EUV 是怎麼做到的；為什麼線更細不一定代表更好；以及為什麼即使落後好幾年，中國已經開始在晶圓製造這張桌子上成為一個重要玩家。

先說說這些數字和測量到底從哪來，因為這件事本身挺酷。

SemiAnalysis 建立了一個拆解實驗室，名為 STEEL，全稱為 SemiAnalysis Teardown Engineering and Evaluation Lab。拆解，顧名思義，就是將世界上最先進的晶片物理拆開，進行逆向工程，以了解其製造方式。過去大約二十年來，能夠規模化進行這項工作的公司幾乎只有一家，但現在情況已不同了。

因此，你接下來看到的所有內容——截面、線寬、電晶體數量——全部直接來自 STEEL。

躺在「手術台」上的是麒麟 9030，華為的旗艦 SoC，基於 SMIC 第三代 7 納米工藝，內部代號 N+3，也是目前中國最先進的工藝。

但單獨看一個數字沒有意義，需要有參照。因此，STEEL 同時還拆解了另一顆晶片——聯發科 Helio G99，這是一顆廉價手機 SoC，採用台積電 N6 工藝。原因很簡單：台積電 N6 與中芯國際的 7 納米 N+3 大致屬於同一檔次、同一等級的節點。一個使用西方最頂尖的設備製造，另一個則在中國、在出口管制下製造。將兩顆晶片放在同一台顯微鏡下，結果希望能講出完整的故事。

別急著與 Intel 18A 的標題對比，先看看 N+3 對 N6。SMIC 的 N+3 是否實現了比 N6 更細的金屬間距？簡單回答，做到了。

The minimum metal spacing measured inside the Kirin 9030 is 32.5 nanometers, while the finest metal spacing of the Helio G99 based on N6 is 40 nanometers, showing a considerable difference.

但「線更細」談的是密度，指的是每平方毫米能容納多少邏輯，並不能直接說明這顆晶片或這個節點整體的優劣。最小金屬間距只是等式中的一部分，它無法說明邏輯開關的速度有多快、耗電多少。

單從密度來看，SMIC 確實做到了。N+3 大約為每平方毫米 1.13 億個晶體管，台積電 N6 大約為 1.08 億。所以沒錯，SMIC 最新的 DUV 節點，密度確實超越了一個 EUV 節點。

那沒有 EUV，要怎麼達到 EUV 級別的密度？有兩個方法，各有各的代價。

第一招是多重圖案化。EUV 讓你大概一槍打出一張相對精細的圖案。沒有 EUV，就得更有創造力。做法是先打出一張粗圖案，沿邊緣沉積一層薄薄的 spacer，然後刻蝕，再用這些 spacer 當成一張全新的、更細的掩膜。有點像畫一條線，描它的兩條邊得到兩條更細的線，然後再來一遍。做一次叫自對準雙重圖案化（SADP），自對準是因為 spacer 自己沿著已有圖案定義出來。做兩次就是四重圖案化（SAQP）。SMIC 最細的層需要四重那個版本。

每多走一遍，就多一層光罩、多一次對準、多一次出錯的機會，成本更高，良率更低。「你知道我不喜歡低良率。」

第二招是 DTCO，設計與工藝協同優化。意思是不再將晶片設計和製造工藝當成兩個獨立問題，而是一起優化。實際操作上就是壓縮單元版圖本身：每個電晶體使用更少的鰭，將柵極接觸直接做到有源柵上方而非偏在一側，或縮小相鄰單元之間的隔離間距。

每個 DTCO 技巧都能擠出一點面積，但每個也讓晶體管更脆弱、更難建模。因此，SMIC 確實在密度上追平了台積電的 EUV 節點，但靠的是使用更多遮罩、更多步驟、更多失敗可能來 brute force DUV。這算不上平手。

密度看起來挺震撼，但這也正是它開始崩潰的地方。因為面積是最容易更改的維度，功耗和性能則難得多。

自從 Dennard 縮放定律於 2000 年代中期失效後，那條以 Robert Dennard 命名的老規矩（電晶體縮小就能更快更省電）就不再適用了。那種免費縮放已經結束，上了 DTCO 之後，速度和效率得分別去爭，魚與熊掌不能兼得。

這正是在 SMIC N+3 節點上能看到的。麒麟 9030 Pro 是一顆相對密集的晶片，但性能大概只相當於三年前的安卓旗艦。與今天蘋果、高通、聯發科、三星最頂尖的產品相比，根本不在同一個檔次。效率差距比速度差距還大。

最典型的例子是蘋果那些極小的能效核心。蘋果的 E 核整數性能超越了華為的大核 prime core，且僅耗電約 1 瓦，而華為大核則需耗電 4.5 瓦。按每時鐘週期性能計算，華為的 prime core 大致處於 Arm Cortex-X2 的水平，這是 2021 年的設計。說實話，這已是相當體面的工程。但蘋果 2020 年的 M1，在相近功耗下每時鐘週期性能還快約 35%。而當前領先陣營比這兩者都領先好幾步。

因此，N+3 在密度上對台積電的 N6 有輕微優勢，但 N6 已是好幾年前的節點。蘋果和高通已在 N4、N3 上開發晶片，密度更高，電壓-頻率曲線也優異得多。今年晚些時候基於 N2 的晶片也將登場。對方的電晶體更多，每個都在更低功耗下更快切換。中芯國際算是追錯了維度。線寬變細了，密度提升了，但節點的物理特性並未跟上。

將 N+3 與 Intel 最新的 18A 放在一起，反差更明顯。紙面上，18A 可達 32 納米的 M0 金屬間距，與 N+3 持平。但在 Panther Lake 上，Intel 大量使用高性能單元，金屬間距放寬至 36 納米。

根據設計目標，更寬鬆的 M0 間距也能帶來成本和良率上的好處，因為它降低了複雜度。但前提是你有自由決定在哪裡、如何縮小，這意味著「比 Intel 還細」這個標題雖然真實，卻無法說明競爭力。數字是真的，只是它衡量的東西，並不能決定誰會贏。

就晶體管密度而言，18A 明顯超越 N+3，即使金屬間距稍寬一些。因為晶片不僅僅是密度，密度也不僅僅是 M0 金屬間距。背面供電讓你可以將正面金屬間距做得更小，因為電源連接從晶片背面引入。

那為什麼大家還在怕中國？因為落後幾年，和卡死不動，是兩回事。

SMIC 在 DUV 上仍有成長空間。更細的底層金屬，例如 M0 僅為第一層金屬，之後還有許多層。更短的單元、更緊密的柵極間距。從紙面數據來看，未來的 N+4 大致能追上台積電 N5 級別的密度，搭載背面供電的 N+5 則能達到 Intel 18A 級別的密度。但再強調一次，這僅限於密度，功耗和性能仍追不上。

關鍵在於，難度是累積的。每一個優化單獨看都合理，但若沒有 EUV 將它們全部疊加，每個新節點都會比上一個更慢、更貴、更不寬容。你可以繼續爬牆，但牆只會越來越陡。

出口管制並未阻擋中國，只是讓中國面對另一道待解的題目。

而且知識正在擴散。中芯國際被要求將 N+2 和 N+3 授權給其他國產晶圓廠。如果這些工藝經驗流轉到 AI 加速器上，卡脖子的關鍵就不再是某一家可被制裁的晶圓廠，而是一個完整的生態系統。

快速回顧一下 SMIC 的 7 納米 N+3 節點。沒有 EUV，還沒有背面供電。複雜度更高、成本更高，效率差距實實在在。按前沿每一項要緊的指標看，中國並沒有在拉近和台積電、Intel、三星的距離。顯微鏡下這點基本清楚。

但「落後於前沿」和「無關緊要」是兩碼事。如果國產晶片優秀到足以用於手機、推理、網路，以及任何對安全敏感的領域，那就是勝利。中國不必成為台積電才有意義，他們只需要優秀到完全不再需要台積電。

影片中的所有內容均來自 STEEL：die 的註釋、block 級分析、直接穿透邏輯與存儲的電子顯微鏡截面。影片中還有許多未深入展開的內容：完整製程流程、材料分析、鰭片測量、封裝拆解。想了解 SMIC 最新節點的深度剖析，請參閱 SemiAnalysis 的拆解文章，連結請見影片簡介。

這是 STEEL 的第一份公開報告，後面肯定還會有更多。喜歡這類內容的請訂閱。「我很想聽聽你們對這份報告的看法：好到不再需要台積電，到底夠不夠好？在評論區告訴我。」