聯發科不再將所有矽晶片資源集中於一處。該公司現已將英特爾的 EMIB（嵌入式多晶片互連橋）封裝技術，與台積電的 CoWoS 和 SoIC 服務一同應用於其 AI ASIC 和資料中心晶片設計中。
這項舉措是對一個簡單問題的務實回應：台積電的先進封裝能力已滿載，而聯發科需要其他選擇。當全球最重要的晶圓代工廠大量資源都分配給英偉達等高產量客戶時，即使是主要客戶也必須另闢蹊徑。
為何聯發科正在尋求多方合作
聯發科在 Google TPU 生態中根基深厚，曾參與設計基於台積電 N3P 工藝並採用 CoWoS-S 封裝的 TPU 8t。但當供應受限時，單純依賴台積電進行封裝是一種弱點，而非策略。
英特爾的 EMIB 採用與在單一封裝內連接多個晶片截然不同的方法。與 CoWoS 使用大型矽中介層不同，EMIB 將小型橋接晶片直接嵌入封裝基板中。
英特爾的 EMIB 預計將在 2026-2027 年實現達 8-12 倍光罩尺寸的更大封裝可擴展性。作為對比，目前 CoWoS-S 支援約 3.3 倍光罩尺寸。該技術據稱還能提升良率、減少翹曲並降低某些晶片設計的成本，這些優勢對於推論型 ASIC 特別相關，因為其性能和成本特徵與主導台積電 CoWoS 分配的大型訓練 GPU 不同。
策略背後的才華發揮
2026 年 5 月初，聯發科聘請了前台積電高階主管余道格，他曾在這家晶圓代工巨頭領導研發與先進封裝工作。聯發科在聘任後否認與英特爾有任何直接合作。
這對投資者意味著什麼
聯發科目標在2028年前佔據AI ASIC市場約26%的份額，相當於約500萬單位。谷歌透過TPU計劃顯然是關鍵客戶。
報告指出，Meta 也對 Intel 的 EMIB 技術表示興趣，以用於其自身的加速晶片設計。
對英特爾而言，這無疑是對其晶圓代工服務業務的一次有意義的驗證。對於半導體行業而言，更廣泛的啟示是：先進封裝已成為戰略瓶頸，能夠接觸多種封裝技術的公司，在AI晶片需求持續超越實際組裝與封裝能力的市場中，具備結構性優勢。