HBM4 سسٹم لیول کی نوآوریوں کے ساتھ AI ہارڈویئر کو دوبارہ تعریف کرتا ہے

icon MarsBit
بانٹیں
AI summary iconخلاصہ
HBM4، HotChips2026 پر AI ہارڈویئر ڈیزائن میں ایک اہم مزاحمتی سطح کو توڑ رہا ہے، جس میں DRAM مرکزی کارکردگی سے منطق، پیکیجنگ اور IP کے سسٹم لیول اندماج کی طرف منتقل ہو رہا ہے۔ سامسنگ اور ایس کے ہائی نکس 3D اسٹیکنگ، ہائبرڈ بانڈنگ، اور EMIB پیکیجنگ کے ساتھ آگے بڑھ رہے ہیں۔ ان اقدامات کا مقصد AI کمپیوٹنگ کی مانگ کو پورا کرنا اور تھرمل اور سگنل مسائل کو منظم رکھنا ہے۔ صنعت اب قابلِ توسیع، اعلیٰ کارآمد میموری حل کے لیے ایک نئی حمایتی سطح کا امتحان کر رہی ہے۔

AI بڑے ماڈلز کی تربیت اور استنتاج کی ضروریات کے مستقل تیزی سے بڑھنے کے ساتھ، کمپوٹیشنگ یونٹس کی بجائے کمپیوٹنگ چپس کی پرفارمنس کی حدیں اب میموری بینڈ ویتھ پر منتقل ہو گئی ہیں، اور HBM ہائی بینڈ ویتھ میموری اعلیٰ AI ہارڈویئر کی ترقی کا مرکزی رکاوٹ بن گئی ہے۔ HotChips2026 بین الاقوامی اعلیٰ چپ ٹیکنالوجی کانفرنس میں، دنیا کے دو بڑے اسٹوریج لیڈرز سامسنگ اور ایس کے ہائی لیٹس نے HBM4 کے اگلے نسخے کے ترقیاتی راستے کا اعلان کیا، جس نے صنعت کے طویل عرصے سے استعمال ہونے والے HBM ترقیاتی منطق کو توڑ دیا۔

گزشتہ زمانے میں صرف DRAM کی رفتار اور تہوں کی تعداد بڑھانے کے بجائے، نئی نسل کے HBM4 آرکیٹیکچر میں Base Die منطقی پروسیس اپ گریڈ، مکسڈ بانڈنگ 3D اسٹیکنگ، اور EMIB ہائبرڈ ہیٹرو جینک پیکیجنگ کے تین نوآوریوں کی طرف مکمل طور پر منتقلی ہوئی ہے۔ ٹیکنالوجی کی ترقی کے پیچھے، HBM ایک واحد مемوری ڈیوائس سے "مемوری + منطق + پیکیجنگ + IP + EDA" ایک جُڑا ہوا سسٹم میں تبدیلی ہو رہی ہے۔

گرینولر سپیڈ اپ سے لے کر سسٹم آپٹیمائزیشن تک، HBM کی ترقی کا منطق تبدیل ہو گیا ہے

پہلے HBM3 اور HBM3E کے ایٹریشن سائیکل میں، صنعت کی تکنیکی ترقی کا منطق نسبتاً مستقل رہا، جس کا مرکزی بہتری DRAM میموری چپ پر مرکوز تھا، جہاں ایک چپ کی ٹرانسمیشن ریٹ میں اضافہ، ڈھیر لگانے کی تعداد میں اضافہ، اور مائکرو بَولب کنکشن سٹرکچر کو بہتر بنانے کے ذریعے کل بینڈ ویتھ میں مستقل اضافہ کیا گیا۔ اس نظام کے تحت، نچلے Base Die صرف سگنل ریلے، پاور ڈسٹری بیشن اور ٹیسٹنگ مدد کے لیے استعمال ہوتے تھے، جو ایک پاسیو سگنل برج کا کردار ادا کرتے تھے۔ پروسیس آرکیٹیکچر طویل عرصہ تک بالغ اسٹوریج مشتقات پروسیس پر مبنی رہا، جس میں بڑے پیمانے پر ایٹریشن کی ضرورت نہیں تھی، اور پورے HBM پروڈکٹ کی تکنیکی رکاوٹ اور پیداوار کی پابندی مکمل طور پر DRAM ت制造 عمل پر مرکوز تھی۔

لیکن جیسے جیسے AI کی کمپوٹیشنل ضروریات اسی طرح اسی طرح بڑھ رہی ہیں، روایتی ترقی کے طریقے کا حاصل مسلسل کم ہوتا جا رہا ہے۔超高 بینڈ ویتھ کے سیناریوز میں، صرف DRAM کی رفتار بڑھانے سے شدید سگنل کراس ٹALK، طاقت کا تیزی سے اضافہ، اور ٹائم ڈلے کے مسائل پیدا ہوتے ہیں، اور دو بعدی سطح کے بہترین حل اب بہت بڑی کمپوٹیشنل لوڈ کے لیے موزوں نہیں رہے۔ اس صنعتی چیلنج کے خلاف، HotChips2026 کے اس اجلاس میں، سامسنگ اور ایس کے سی ہائی لٹس نے ایک نئی ٹیکنالوجی کا خاکہ جاری کیا، جس میں HBM4 کے دور میں مرکزی ترقی کا نقطہ اب ذخیرہ کے چپ نہیں، بلکہ بنیادی Base Die کا نظام گتھا تعمیر ہے۔

HBM4

دو بڑے فریقز نے اپنے ٹیکنالوجی کے منصوبوں میں واضح مختلف راستے اپنائے ہیں۔ سامسنگ نے HotChips کے اپنے تقریر میں اعلان کیا کہ اس کے HBM4/HBM4E مصنوعات کا Base Die اپنی 4nm منطقی پروسیس استعمال کرتا ہے، جبکہ CDie 1cDRAM نوڈ استعمال کرتا ہے، جس کی پین ریٹ سب سے زیادہ 11.7Gbps تک پہنچ سکتی ہے اور 13Gbps تک بڑھائی جا سکتی ہے، ایک سٹیک کی بینڈ ویتھ 3.3TB/s تک پہنچ سکتی ہے۔ منطقی پروسیس کے اعلیٰ ڈینسٹی ٹرانزسٹرز کے فائدے کے ذریعے، Base Die میں زیادہ پرفارمنس والے PHY سرکٹس، سگنل ایرر کاریکشن ماڈیول اور پاور مینجمنٹ یونٹ شامل کیے جا سکتے ہیں، جس سے ہائی اسپیڈ سگنل انٹگرٹی میں بہت بہتری آتی ہے اور انتہائی بلند بینڈ ویتھ کے تحت ٹائمنگ کے مسائل حل ہوتے ہیں۔ اس کے علاوہ، سامسنگ نے اپنے آرکیٹیکچر ڈیزائن میں واضح طور پر کچھ میموری کنٹرول منطق کو Base Die میں منتقل کرنے کا فیصلہ کیا ہے، جس سے GPU کے طرف سے سلیکون کا رقبہ آزاد ہوتا ہے اور کمپوٹنگ یونٹس کو بڑھانے کے لیے جگہ فراہم ہوتی ہے۔

HBM4

ایس کے سی ہیلیس نے تقسیمِ کام اور تعاون کے طریقہ کار کو اپنایا ہے اور ٹی ایس ایم سی کے ساتھ تعاون کیا ہے، جس میں بیس ڈائی کے لیے ٹی ایس ایم سی کا 12 نینومیٹر منطقی پروسیس استعمال کیا گیا ہے۔ سامسنگ کے مکمل خود ساختہ منطقی آرکٹیکچر کے مقابلے میں، ایس کے سی ہیلیس کا طریقہ مزید پیداواری استحکام پر زور دیتا ہے، جس میں بیس ڈائی کے بجلی کے نیٹ ورک اور حرارت کے انتقال کے ڈھانچے کو بہتر بنایا گیا ہے تاکہ 12 سطحوں تک، اور 16 سطحوں تک کے انتہائی ہائی اسٹیکڈ آرکٹیکچر کی حرارت اور لوڈ کی ضروریات کو پورا کیا جا سکے۔ دونوں راستوں کے مختلف طریقہ کار کا مطلب ہے کہ HBM4 کے بیس ڈائی کے اندر منطقی آرکٹیکچر اب ایک جیسا نہیں رہا، مختلف فرنچائزز کے مصنوعات میں پروسیس، پرفارمنس، اور موزوں صورتحال پر قدرتی فرق آ گیا ہے، جس سے بعد میں سپلائی چین کے مطابقت اور چپ ڈیزائن کے ترقیات میں نئے مشکلات پیدا ہوئے ہیں۔

بیس ڈائ کے لاجک پروسیس کو تبدیل کرنے سے کئی فوائد حاصل ہوتے ہیں۔ لاجک پروسیس سے زیادہ ٹرانزسٹر ڈینسٹی حاصل ہوتی ہے، PHY سرکٹس کی سگنل انٹگرٹی اور طاقت کا کنٹرول بہتر ہوتا ہے، جس سے HBM4 کے دوگنا ہونے کے بعد 2048 بٹ I/O وائڈتھ کو برداشت کیا جا سکتا ہے۔ اس کے علاوہ، بیس ڈائ کے زائد چپ کا رقبہ نزدیکی میموری کمپوٹنگ کے لیے ہارڈویئر کی جگہ فراہم کرتا ہے، اس طرح HBM صرف ڈیٹا کنٹینر نہیں رہتا، بلکہ میموری کے اندر ہی سادہ ڈیٹا پری پروسیسنگ ممکن ہوتی ہے، جس سے فون نوائمن آرکیٹیکچر کے ڈیٹا موبائلائزیشن کے دباؤ میں کمی آتی ہے۔ لیکن اس کا اخراج بھی نمایاں ہے: HBM اب ایک ایسا مصنوع نہیں رہا جسے میموری فیکٹری مکمل طور پر بند حل کر سکتی ہے۔ لاجک فاؤنڈری کی پیداوار، IP ڈیزائن کابِلِت، اور مختلف پروسیسز کے درمیان سینکرونائزیشن، تمام HBM کی بڑے پیمانے پر پیداوار کے لیے پابندیوں بن گئے ہیں۔ DRAM فروشندگان کو لاجک فاؤنڈریز کے ساتھ گہرا تعاون کرنا پڑے گا، ڈیزائن، تصدیق، اور پروڈکشن رن کے دوران میں وقت بڑھ جاتا ہے، اور سپلائی چین کی پیچیدگی دوگنا ہو جاتی ہے۔

متعدد اعلیٰ پیکیجنگ راستے одно ساتھ

HotChips2026 کا دوسرا اہم سگنل یہ ہے کہ HBM کے سسٹم انٹیگریشن پیکیجنگ کا راستہ متنوع ہو رہا ہے، تائیوان سیمیکنڈکٹر مینوفیکچر کمپنی (TSMC) کا CoWoS اب واحد حل نہیں رہا، مکسڈ پیکیجنگ سولوشنز میدان میں آ گئے ہیں، اور اسٹیکڈ انٹرنل بانڈنگ ٹیکنالوجی مکسڈ بانڈنگ 3D اسٹیکنگ کی طرف منتقل ہو رہی ہے۔

ایس کے سیلیکون نے اپنے تقریر میں تصدیق کی کہ وہ HBM4 اور کمپوٹیشن چپ کے درمیان 2.5D سسٹم انٹیگریشن کے لیے انٹیل کی EMIB امبیڈڈ سلیکون بریج ٹیکنالوجی کا جائزہ لے رہے ہیں۔ روایتی CoWoS میں GPU اور HBM کے درمیان تمام سگنل کنکشنز کے لیے ایک بڑا سلیکون انٹرمیڈیٹ لیئر استعمال ہوتا ہے، جو اچھی پرفارمنس فراہم کرتا ہے، لیکن انٹرمیڈیٹ لیئر کی قیمت بہت زیادہ ہوتی ہے اور لیتھوگرافی مشین کے ماسک سائز کے پابندی کے باعث پیداوار میں توسیع کرنا مشکل ہوتا ہے، جس کے نتیجے میں عالمی سطح پر CoWoS کی پیداوار مستقل طور پر مانگ سے کم رہتی ہے، جس کے نتیجے میں ٹاپ کلائنٹس پہلے ہی پیداوار کو محفوظ کر لیتے ہیں، اور باقی فرماں کو لائن حاصل کرنے کے لیے لمبے وقت تک انتظار کرنا پڑتا ہے۔ EMIB مکمل سلیکون انٹرمیڈیٹ لیئر کو چھوڑ دیتا ہے اور صرف چپ کے سگنل انٹرایکشن کے مقامات پر مائکرو سلیکون بریجز امبیڈ کرتا ہے، جبکہ زیادہ تر وائرنگ آرگینک سبسٹریٹ پر ہوتی ہے، اور مقامی سلیکون بریجز اعلی ڈینسٹی اور ہائی سپیڈ سگنل ٹرانسمشن کو مکمل کرتے ہیں۔ یہ حل پیکنگ لاگت کو کم کرتا ہے، ماسک سائز کی پابندیوں کو دور کرتا ہے، اور بڑے پیمانے پر متعدد چپ انٹیگریشن کو ممکن بناتا ہے، اور گوگل TPU نے EMIB کو اپنے اگلے نسل کے منصوبوں کے لیے منتخب کرنے والی فہرست میں شامل کر لیا ہے۔

لیکن EMIB کا مطلب یہ نہیں کہ یہ CoWoS کا براہ راست متبادل ہے۔ EMIB کے مقامی سلیکون برج، انتہائی اونچی ڈینسٹی سگنل کے مناظر میں، سگنل کا نقصان اور پاور انٹیگرٹی اب بھی مکمل سلیکون انٹرمیڈیٹر کے مقابلے میں کم ہے۔ SK ہائیریس کا مقصد EMIB کو ایک اہم مکمل کرنے والی راہ کے طور پر استعمال کرنا ہے، نہ کہ مکمل طور پر متبادل بنانا۔ اعلیٰ ٹریننگ چپس اب بھی CoWoS کو ترجیح دیں گی، جبکہ متوسط اور اعلیٰ درجے کے انفرینس، اور بڑے کمپوٹیشنل ایکسلریٹرز EMIB سولوشنز کا استعمال کرکے پیکیجنگ کی صلاحیت کے دباؤ کو کم کر سکتے ہیں، جس سے دونوں راستوں کا موازنہ ہوگا۔

HBM4

جبکہ HBM ڈھیر کے اندر، یعنی متعدد لیوں کے DRAM Die کے درمیان باندھن کی ٹیکنالوجی، MRMUF سے مکسڈ باندھن (Hybrid Bonding) کی طرف منتقل ہو رہی ہے۔ موجودہ دور میں HBM4 کے مصنوعاتی ورژن میں، MRMUF اور TCNCF ہیٹ پریس باندھن کے منصوبے ہی عام طور پر استعمال ہو رہے ہیں، جو لیروں کے درمیان کنکشن کے لیے مائکرو پروٹریوشنز پر انحصار کرتے ہیں۔ لیکن جب ڈھیر کی تعداد 16 لیروں تک پہنچ جاتی ہے، تو مائکرو پروٹریوشنز کا انٹر ویل، تھرمل ریزسٹنس اور طاقت کا استعمال تدریجاً فزیکل حد تک پہنچ جاتا ہے۔ مکسڈ باندھن (Hybrid Bonding) MRMUF پروسیس کے مقابلے میں نہ صرف کور چپ کی موٹائی میں 24 فیصد اضافہ کرتا ہے، بلکہ TSV انٹر ویل کو 18 مائکرومیٹر سے کم کر دیتا ہے، اور ڈھیر کی تعداد بڑھانے کے ساتھ تھرمل ریزسٹنس میں 35 فیصد تک کمی لاتا ہے۔ اس تکنالوجی کا پہلا استعمال HBM5 میں ہونے کا تخمنا ہے، جو 16 سے 20 لیروں اور اس سے زائد超高 ڈھیر کے لیے ہوگا۔

تاہم، مکسڈ بانڈنگ ابھی تک محدود سیریز کی تصدیق کے مراحل میں ہے، جہاں یونٹ فیصد، آلات کی لاگت، اور پتلا وافر کے معاملات چیلنجز کا باعث بن رہے ہیں، اور 2026ء میں اس کا بڑے پیمانے پر تجارتی استعمال نہیں ہوگا؛ صنعت کے عام تخمینوں کے مطابق، مکسڈ بانڈنگ کا بڑے پیمانے پر اطلاق 2027–2028ء میں HBM4E کے اگلے ورژن اور HBM5 نسل کے ساتھ ہوگا۔

اس سے HBM صنعت کی موجودہ خاص تکنیکی منتقلی کی شکل پیدا ہوئی ہے: نئی نسل کے HBM4 مصنوعات، باہری سسٹم اندماج میں EMIB ہائبرڈ پیکیج کی متعدد تلاش کا آغاز ہوا ہے، جس سے اعلیٰ پیکیج کی پیداوار کی دباؤ کم ہوا ہے؛ اندر DRAM ڈھیر کو MRMUF کے پختہ گرم دباؤ عمل کو برقرار رکھا جاتا ہے تاکہ بڑے پیمانے پر پیداوار کی استحکام یقینی بنایا جا سکے، جبکہ مکسڈ بانڈنگ صرف ابتدائی تحقیق اور تیاری کے لیے کی جا رہی ہے۔ متعدد تکنیکی راستوں کو ایک ساتھ آگے بڑھایا جا رہا ہے، نئے اور پرانے طریقوں کا ادغام ہو رہا ہے، جس سے HBM4 تکنیک کے انتخاب میں موجودہ مرحلے پر عدم یقین بڑھ گیا ہے۔

اس کے علاوہ، تھرمل مینجمنٹ اب انتہائی بلند ڈھیر والے HBM کے لیے ایک ناگزیر اہم چیلنج بن چکا ہے۔ 16 لیyers کی ڈھیر والی ساخت نے HBM کے کل تھرمل لوڈ میں کافی اضافہ کر دیا ہے، جس سے حرارت جمع ہونے سے بینڈ ویتھ کم ہو جاتی ہے اور پرفارمنس مکمل طور پر حاصل نہیں ہوتی۔ اس مسئلے کے حل کے لیے، دونوں فرماں نے اپنی الگ الگ حل تجویز کی ہیں: SK ہائیسیس نے IHBM میں تھرمل کمپوننٹس کا حل پیش کیا ہے، جس میں HBM کے D2D PHY علاقے میں اعلیٰ تھرمل کنڈکٹو اور الیکٹریکل انسلیٹنگ کولنگ کمپوننٹس شامل کر کے ایک مخصوص ہیٹ سکیپنگ پاتھ بنایا جاتا ہے، جس سے تھرمل ریزسٹنس میں 30% سے زائد کمی آتی ہے اور سسٹم کی رننگ استحکام بڑھتی ہے؛ جبکہ سامسنگ نے HBM5 کے مستقبل کے مصنوعات کے لیے تانبا کے ہیٹ سکیپنگ پاتھ کا ڈیزائن تجویز کیا ہے، جو ہارڈ وئیر سٹرکچر کے لحاظ سے انتہائی بلند ڈھیر والے HBM کے تھرمل مسائل کو حل کرتا ہے۔ واضح بات یہ ہے کہ مستقبل میں بلند ڈھیر والے HBM مصنوعات کی پرفارمنس کی حد صرف بینڈ ویتھ اور ریٹ کے پیرامیٹرز پر منحصر نہیں رہے گی، بلکہ تھرمل مینجمنٹ کی صلاحیت سے براہ راست طور پر تعین ہوگی۔

IP اور 3D EDA HBM4 کے پوشیدہ بنیادی رکھاوٹ بن گئے ہیں

اب، HBM4 کا مرکزی رکاوٹ صرف تیاری اور پیکیجنگ تک محدود نہیں ہے، بلکہ اسے تیز رفتار IP اور ہیٹرو جینک EDA ٹول چین جیسے دو نرم طاقت کے شعبوں تک وسیع کر دیا گیا ہے، جو موجودہ صنعت کا سب سے زیادہ نظرانداز کیا جانے والا لیکن سب سے اہم نقطہ ہے۔ جبکہ HBM4 انٹرفیس ریٹ 9Gbps سے آگے نکل گئی ہے اور IO وڈتھ دگنا ہو گئی ہے، تیز رفتار PHY، SerDes انٹرفیس IP کی ڈیزائن کی پیچیدگی اس طرح بڑھ گئی ہے جیسے اس کا اظہار اس کے مربع کے طور پر ہو۔

ہائی سپیڈ IP صرف ایک سادہ سرکٹ ڈیزائن نہیں ہے؛ اس کے لیے DRAM گرین کی خصوصیات، بیس ڈائ کے منطقی ڈیزائن، اور پیکیجنگ وائرنگ سٹرکچر کے ساتھ گہرا ایڈجسٹمنٹ، سگنل انٹیگرٹی اور پاور انٹیگرٹی کے مشترکہ سیمولیشن اور ٹیسٹنگ کی ضرورت ہوتی ہے۔ موجودہ دور میں دنیا بھر میں بالغ اور مصنوعاتی سطح پر HBM4 ہائی سپیڈ IP کے وسائل بہت زیادہ مرکوز ہیں، اور کچھ غیر ملکی لیڈر فرماں نے اپنے سالوں کے چپ ٹرائلز کے ذخیرے کے ذریعے معاصر کمپوٹنگ چپس کے IP سپلائی مارکیٹ پر منفرد قبضہ کر لیا ہے۔ چھوٹے اور درمیانے کمپوٹنگ ڈیزائن کرنے والے اداروں اور نئے سپلائی چین فرماں کے لیے، بالغ ہائی سپیڈ IP حاصل نہ کرنا HBM4 آرکٹیکچر کے ساتھ مطابقت رکھنے کے لیے نا ممکن بناتا ہے، جس سے صنعت میں سخت داخلہ کی رکاوٹ پیدا ہوتی ہے۔

اسی دوران، 3D ہیٹروجینس EDA ٹول چین کی کمی، HBM4 کی عملی تعمیر کو مزید مشکل بناتی ہے۔ HBM4 ایک مثالی بہت سارے پروسیسز، بہت سارے ڈائیز کا ہیٹروجینس انٹیگریشن سسٹم ہے، جس میں منطقی بیس، میموری اسٹیک، اور سلیکون بریج/انٹرمیڈیٹ لیئر کے پیکیجنگ الگ الگ پروسیس سسٹمز میں آتے ہیں، جبکہ روایتی دو بعدی الگ EDA ٹولز کو ڈائی کے درمیان اور پروسیس کے درمیان ملٹی ڈائی کوآرڈینیشن اور سمجھانے کا کام نہیں کرنا چاہئے۔ تین ابعادی اسٹیکنگ کے منظر نامے میں، الیکٹرکل، تھرمل، اور مکینکل اثرات باہم جڑے ہوتے ہیں، اور ایک واحد مرحلے کا سمجھانے میں غلطی پورے ڈیزائن کو کنورجنس کرنے سے روک دیتی ہے۔

موجودہ صنعتی ڈیزائن پروسیجر میں واضح تقسیم کا مسئلہ ہے، جس میں فرانت اینڈ منطقی ڈیزائن، مڈ اینڈ فزیکل عمل، اور بیک اینڈ پیکیج کے سیمولیشن ڈیٹا کو آپس میں استعمال نہیں کیا جا سکتا، جس کی وجہ سے اٹریشن کا خرچ بہت زیادہ ہے۔ HotChips2026 نے واضح طور پر اشارہ کیا ہے کہ HBM4 کا بڑے پیمانے پر عملی جامہ پہننا، ڈیزائن، پروسیس، پیکیج، اور متعدد فزیکل فیلڈ سیمولیشن کے مکمل پروسیس کو جوڑنے والے ایک ٹول چین پر منحصر ہے۔ EDA ٹولز کی مطابقت کی صلاحیت اور ہائی اسپیڈ IP کی ڈیبگنگ کمپٹیبلٹی، HBM4 کی پروڈکشن یادگاری اور پرفارمنس کے حد تک مستقیم طور پر متاثر ہوتی ہے، اور یہ موجودہ دور میں چھوٹے اور درمیانے فرماں کے لئے اہم ٹیکنالوجیکل رکاوٹ ہے۔

کلی طور پر، اس کانفرنس نے HBM صنعت کے لیے ایک نئی ترقی کا راستہ واضح کیا ہے: روایتی اکیلے ہارڈویئر کے ترقیاتی ماڈل سے نکل کر، ڈیزائن، پیکیج، ٹیکنالوجی اور سافٹ ویئر/ہارڈویئر ایکوسسٹم کے ساتھ مل کر ترقی کے نظام والے مقابلے کے دور میں داخل ہو رہا ہے۔ سامسنگ اور ایس کے ہائی لیٹس کی مختلف ٹیکنالوجی کی راہیں، صنعت کے طویل عرصے سے قائم معیاری نظام کو توڑ رہی ہیں، نئی اور پرانی ٹیکنالوجیاں طویل عرصے تک ساتھ رہیں گی، سائٹ-سپیسفک ٹیکنالوجیز کی سطح بندی ہوگی، اور نظام کی صلاحیت فیصلہ کن ثابت ہوگی— یہ مستقبل کے 2-3 سالوں میں HBM شعبے کا مرکزی ترقیاتی نمونہ بن جائے گا اور AI اسٹورج صنعت کے مقابلے کے قوانین کو دوبارہ لکھ دے گا۔

یہ مضمون ویچن گروپ "سیمی کنڈکٹر صنعت کا ا纵横" (ID: ICViews) سے ہے، مصنف: زیہاو

اعلان دستبرداری: اس صفحہ پر معلومات تیسرے فریق سے حاصل کی گئی ہوں گی اور یہ ضروری نہیں کہ KuCoin کے خیالات یا خیالات کی عکاسی کرے۔ یہ مواد کسی بھی قسم کی نمائندگی یا وارنٹی کے بغیر صرف عام معلوماتی مقاصد کے لیے فراہم کیا گیا ہے، اور نہ ہی اسے مالی یا سرمایہ کاری کے مشورے کے طور پر سمجھا جائے گا۔ KuCoin کسی غلطی یا کوتاہی کے لیے، یا اس معلومات کے استعمال کے نتیجے میں کسی بھی نتائج کے لیے ذمہ دار نہیں ہوگا۔ ڈیجیٹل اثاثوں میں سرمایہ کاری خطرناک ہو سکتی ہے۔ براہ کرم اپنے مالی حالات کی بنیاد پر کسی پروڈکٹ کے خطرات اور اپنے خطرے کی برداشت کا بغور جائزہ لیں۔ مزید معلومات کے لیے، براہ کرم ہماری استعمال کی شرائط اور خطرے کا انکشاف دیکھیں۔