Разбор SemiAnalysis показывает, что нода N+3 SMIC соответствует Intel's 18A по шагу металла

Гость: Дайлан Пейтл, основатель SemiAnalysis

Ведущий: отсутствует (видео с самостоятельным комментарием)

Источник подкаста: SemiAnalysis

Смогла ли Китай превзойти Intel?

Дата выхода: 2026 год, 20 июля

Заявление об отсутствии конфликта интересов: Это видео представляет собой разбор первого публичного отчета лаборатории STEEL, принадлежащей SemiAnalysis, и напрямую продвигает их платные услуги по разбору. SemiAnalysis находится в прямой коммерческой конкуренции с устоявшимся лидером в области разбора — TechInsights (последняя сейчас продается частным инвесторам, а выручка SemiAnalysis уже превысила выручку TechInsights). Ниже представлены технические аналитические данные, предоставленные ими, которые не отражают позицию нашего издания.

SemiAnalysis разрезала новейший флагманский чип Huawei Kirin 9030 и измерила ширину самых тонких металлических линий под электронным микроскопом. Результат оказался неожиданным: минимальный интервал между металлическими линиями на третьем поколении технологии 7 нм SMIC N+3 составляет всего 32,5 нм, что уже меньше, чем 36 нм, используемые Intel в новейшей технологии 18A на Panther Lake. Китайский завод по производству вайферов, лишенный поставок EUV-литографов, превзошел по плотности трассировки передовой узел Intel.

Однако SemiAnalysis сама предупреждает в своем отчете, что это число было намеренно выбрано. N+3 действительно достиг равенства с N6 TSMC по плотности транзисторов, но за счет четырехкратного паттернирования, большего количества масок, более высокой стоимости и более низкого выхода годных изделий; производительность и энергопотребление значительно отстают — Kirin 9030, вероятно, соответствует флагманским Android-устройствам трехлетней давности. Проще говоря, китайские чипы все еще отстают на несколько лет, но отставание не означает полную блокировку. Экспортные ограничения не остановили Китай, они просто изменили задачу. Последняя фраза в видео заслуживает особого размышления: Китаю не нужно догнать TSMC — достаточно стать настолько хорошим, чтобы полностью перестать нуждаться в TSMC.

О том потрясающем заголовочном числе

Как достичь плотности уровня EUV без EUV?

О плотности выравнивания и отставании по производительности

О том, почему люди все еще боятся Китай

О настоящем ключевом ходе

Сейчас мир полупроводникового производства разделен на две группы: те, у кого есть EUV-литографические машины, и те, у кого их нет. Отсутствие EUV является явным недостатком для Китая, но насколько велика эта производственная разница?

Это процессор HiSilicon Kirin 9030, используемый в новейшем флагманском смартфоне Huawei. Несколько недель назад SemiAnalysis разрезала его и поместила под электронный микроскоп, чтобы измерить самые тонкие проводники внутри чипа — так называемый металлический шаг. Полученные результаты оказались неожиданными.

Минимальный металлический интервал в Kirin 9030 составляет всего 32,5 нанометра, что меньше, чем у Panther Lake, использующего новейший узел Intel 18A. Китайский завод по производству волокон, лишенный доступа к передовым инструментам и EUV, обеспечивает плотность трассировки на 10% выше, чем у ведущего EUV-узла Intel.

В этом видео нужно разобраться в трех вещах: как SMIC добился успеха без EUV; почему более тонкие линии не всегда означают лучшее; и почему, несмотря на отставание на несколько лет, Китай уже стал важным игроком на рынке полупроводниковой литографии.

Сначала давайте разберемся, откуда берутся эти цифры и измерения, потому что это само по себе довольно интересно.

SemiAnalysis создала лабораторию по вскрытию под названием STEEL — SemiAnalysis Teardown Engineering and Evaluation Lab. Вскрытие, как следует из названия, заключается в физическом разборе самых передовых чипов в мире для обратной инженерии того, как они созданы. В течение последних примерно двадцати лет этим масштабно занималась в основном лишь одна компания, но теперь это уже не так.

Все, что вы дальше увидите: сечение, ширина линий, количество транзисторов — всё это напрямую от STEEL.

На «операционном столе» находится Kirin 9030 — флагманский SoC от Huawei, изготовленный по третьему поколению 7-нанометровой технологии SMIC, внутренний код — N+3, и это самая передовая технология в Китае на данный момент.

Но отдельно взятая цифра не имеет смысла — нужен эталон. Поэтому STEEL также разобрал другой чип — MediaTek Helio G99, недорогой SoC для смартфонов, изготовленный по технологии N6 от TSMC. Причина проста: технология N6 от TSMC и китайская 7-нанометровая N+3 от SMIC примерно соответствуют одному и тому же уровню. Один произведен с использованием лучших западных оборудования, другой — в Китае, в условиях экспортных ограничений. Поместив оба чипа под один и тот же микроскоп, надеемся, что результаты помогут рассказать полную историю.

Сначала не спешите сравнивать с заголовком Intel 18A, сначала посмотрите на N+3 по сравнению с N6. Смогла ли SMIC добиться более мелкого металлического шага в N+3 по сравнению с N6? Простой ответ: да, смогла.

Внутренний минимальный интервал между металлами в Kirin 9030 составляет 32,5 нанометра, тогда как наименьший интервал между металлами на базе N6 в Helio G99 — 40 нанометров, что представляет собой значительную разницу.

Но «более тонкие линии» относятся к плотности — то есть, сколько логики можно разместить в квадратном миллиметре, и это не говорит напрямую о качестве всей микросхемы или этого узла. Минимальный интервал между металлом — лишь одна часть уравнения; он не показывает, насколько быстро работают логические переключатели или сколько энергии потребляется.

Если смотреть только на плотность, SMIC действительно этого добилась. N+3 составляет примерно 113 миллионов транзисторов на квадратный миллиметр, а у TSMC N6 — около 108 миллионов. Таким образом, верно: последний узел SMIC на основе DUV действительно превзошел по плотности узел с использованием EUV.

Тогда, без EUV, как достичь плотности уровня EUV? Есть два способа, каждый со своей ценой.

Первый метод — многократное паттернирование. EUV позволяет примерно за один проход нанести относительно тонкий узор. Без EUV нужно проявить большую изобретательность: сначала наносится грубый узор, затем по краям осаждается тонкий слой spacer, после чего проводится этching, и эти spacer используются в качестве совершенно нового, более тонкого маски. Это похоже на то, как нарисовать линию, обвести ее обе стороны, чтобы получить две более тонкие линии, а затем повторить процесс. Один цикл называется самоориентированным двойным паттернированием (SADP), поскольку spacer автоматически формируется вдоль существующего узора. Два цикла — это четырехкратное паттернирование (SAQP). Самый тонкий слой SMIC требует именно четырехкратной версии.

Каждый дополнительный проход добавляет еще один слой защитного покрытия, еще одну возможность для точной настройки и еще одну возможность для ошибки, что увеличивает стоимость и снижает выход годных изделий. «Ты знаешь, что я не люблю низкий выход годных изделий.»

Второй метод — DTCO, совместная оптимизация проектирования и технологического процесса. Это означает, что проектирование чипа и технологический процесс производства больше не рассматриваются как две отдельные задачи, а оптимизируются совместно. На практике это реализуется за счет сжатия самой структуры ячейки: использование меньшего количества финов для каждого транзистора, размещение контакта затвора непосредственно над активным затвором, а не сбоку, или уменьшение расстояния изоляции между соседними ячейками.

Каждый трюк DTCO позволяет немного увеличить плотность, но каждый из них делает транзисторы более уязвимыми и сложными для моделирования. Таким образом, SMIC действительно достигла плотности, сопоставимой с узлом TSMC на EUV, но за счет использования большего количества масок, большего числа этапов и большего риска отказов при brute force DUV. Это нельзя назвать равенством.

Плотность выглядит впечатляюще, но именно здесь начинается её разрушение, поскольку площадь — это самый лёгкий параметр для изменения, а энергопотребление и производительность гораздо сложнее.

После того как закон Деннарда перестал действовать в середине 2000-х годов, старое правило, названное в честь Роберта Деннарда (уменьшение транзисторов приводит к более высокой скорости и меньшему потреблению энергии), перестало работать. Бесплатное масштабирование закончилось; после перехода на DTCO скорость и эффективность нужно добиваться отдельно — нельзя получить и то, и другое.

Это именно то, что можно увидеть на узле SMIC N+3. Kirin 9030 Pro — относительно плотный чип, но его производительность примерно соответствует флагманским Android-чипам трехлетней давности. Сравнить с сегодняшними лучшими решениями Apple, Qualcomm, MediaTek и Samsung — невозможно. Разница в эффективности еще больше, чем разница в скорости.

Самый яркий пример — это маленькие энергоэффективные ядра Apple, действительно очень маленькие. Целочисленная производительность ядер E Apple превосходит производительность крупных ядер Prime Core от Huawei, при этом потребляя всего около 1 Вт, в то время как крупные ядра Huawei потребляют 4,5 Вт. По производительности на такт ядра Prime Core Huawei примерно соответствуют уровню Arm Cortex-X2, разработанному в 2021 году. Честно говоря, это довольно достойный инженерный результат. Однако ядра Apple M1 2020 года были на 35% быстрее по производительности на такт при сопоставимом энергопотреблении. А современные лидирующие решения опережают оба этих варианта на несколько шагов.

Таким образом, N+3 имеет небольшое преимущество по плотности по сравнению с N6 TSMC, но N6 — это узел, которому уже несколько лет. Apple и Qualcomm уже разрабатывают чипы на N4 и N3 — более плотные, с гораздо лучшими кривыми напряжения и частоты. В конце этого года появятся чипы на базе N2. У них больше транзисторов, и каждый из них переключается быстрее при более низком энергопотреблении. SMIC, похоже, ошиблась в выборе направления развития: линии стали тоньше, плотность выросла, но физические характеристики узла не успели за этим.

Сравнение N+3 и последней технологии Intel 18A делает контраст более очевидным. Теоретически 18A может достичь межметаллического шага M0 в 32 нанометра, что соответствует N+3. Однако в Panther Lake Intel широко использует высокопроизводительные ячейки, увеличивая межметаллический шаг до 36 нанометров.

Согласно проектным целям, более широкий интервал M0 также приносит преимущества с точки зрения стоимости и выхода годных изделий, поскольку снижает сложность. Однако это возможно только при наличии свободы в выборе места и способа масштабирования, что означает, что заголовок «Тоньше, чем у Intel» хотя и верен, не отражает конкурентоспособность. Цифры правдивы, но они измеряют не то, что определяет победителя.

По плотности транзисторов 18A явно опережает N+3, даже при несколько более широком шаге металлических слоев. Потому что чип — это не только плотность, а плотность — это не только шаг металла M0. Обратное питание позволяет уменьшить шаг металлических слоев на лицевой стороне, так как питание подается с обратной стороны чипа.

Почему тогда все все еще боятся Китая? Потому что отставание на несколько лет — это не то же самое, что полная остановка.

У SMIC есть потенциал для роста на DUV. Более тонкие нижние металлические слои, такие как M0, являются только первым металлическим слоем, за ним следует множество других слоев. Более короткие ячейки, более плотный шаг затвора. Теоретически, будущий N+4 сможет приблизиться к плотности TSMC N5, а N+5 с обратной подачей питания — достичь плотности уровня Intel 18A. Но повторюсь: речь идет только о плотности, потребление энергии и производительность не смогут догнать.

Суть в том, что сложность накапливается. Каждая оптимизация в отдельности выглядит разумно, но без EUV объединить их все невозможно — каждый новый узел становится медленнее, дороже и менее терпимым, чем предыдущий. Вы можете продолжать лезть на стену, но она будет становиться все более крутой.

Экспортные ограничения не остановили Китай, они просто изменили задачу, которую Китай решает.

И знания распространяются. SMIC было предложено лицензировать технологии N+2 и N+3 другим отечественным полупроводниковым заводам. Если этот опыт перейдет на ускорители ИИ, то точка уязвимости перестанет быть отдельным заводом, подлежащим санкциям, и превратится во всю экосистему.

Краткий обзор узла 7 нм N+3 SMIC. Без EUV, без обратного питания. Более высокая сложность, более высокая стоимость, реальное отставание в эффективности. По всем ключевым показателям передовой технологии Китай не сокращает разрыв с TSMC, Intel и Samsung. Это очевидно при микроскопическом рассмотрении.

Но «отставать от передового» и «не иметь значения» — это две разные вещи. Если китайские чипы настолько хороши, что их можно использовать в телефонах, выводах, сетях и любых областях, чувствительных к безопасности, — это победа. Китаю не нужно становиться TSMC, чтобы иметь значение. Им нужно только стать достаточно хорошими, чтобы полностью перестать нуждаться в TSMC.

Все содержимое видео предоставлено STEEL: аннотации, анализ на уровне блоков, электронные микроскопические сечения, напрямую проникающие через логику и память. В видео не раскрыто многое: полный технологический процесс, анализ материалов, измерение фин, демонтаж упаковки. Кто хочет увидеть глубокий разбор последнего узла SMIC, может ознакомиться с аналитической статьей SemiAnalysis — ссылка в описании видео.

Это первый публичный отчет по STEEL, и в будущем будет еще больше подобных. Подписывайтесь, если вам нравится такой контент. «Мне очень интересно узнать ваше мнение об этом. Достаточно ли хорошо, чтобы больше не нуждаться в TSMC? Напишите мне в комментариях».

Организация и компиляция: Shenchao TechFlow