HBM4 переопределяет аппаратное обеспечение ИИ с помощью системных инноваций

По мере постоянного взрыва спроса на обучение и вывод больших моделей ИИ, узким местом производительности чипов вычислений стало не вычислительное ядро, а пропускная способность памяти, и HBM — высокопроизводительная память — стала ключевым фактором, ограничивающим обновление высококлассного ИИ-оборудования. На международной конференции по передовым технологиям чипов Hot Chips 2026 два крупнейших мировых производителя памяти — Samsung и SK Hynix — одновременно раскрыли дорожную карту следующего поколения HBM4, нарушив отраслевую логику обновления HBM, использовавшуюся многие годы.

В отличие от предыдущих подходов, направленных исключительно на повышение скорости DRAM и количества стекируемых слоев, новая архитектура HBM4 полностью переключилась на три инновационных направления: улучшение логической технологии базовой пластины, гибридное связывание с 3D-стекированием и гетерогенная упаковка с использованием EMIB. За этой технологической эволюцией стоит трансформация HBM из однородного запоминающего устройства в интегрированную систему «память + логика + упаковка + IP + EDA».

В предыдущих циклах обновления HBM3 и HBM3E логика технологического развития отрасли была относительно стабильной: основные улучшения сосредотачивались непосредственно на DRAM-чипах, где повышалась скорость передачи данных одного чипа, увеличивалось количество стекируемых слоев и оптимизировалась структура микровыпуклостей для соединения, что обеспечивало стабильный рост общей пропускной способности. В рамках этой системы нижний Base Die выполнял лишь простые функции переключения сигналов, распределения питания и вспомогательного тестирования, выступая в роли пассивного сигнального моста. Технологическая архитектура долгое время основывалась на зрелых производственных процессах, производных от хранилищ, и не требовала масштабных обновлений. Весь технологический барьер и производственные ограничения HBM-продуктов полностью сосредоточены на этапе производства DRAM.

Однако с экспоненциальным ростом спроса на вычислительные мощности ИИ маржинальная эффективность традиционных итерационных моделей быстро снижается. В сценариях с чрезвычайно высокой пропускной способностью простое повышение скорости DRAM приводит к серьезным проблемам, таким как межсигнальные помехи, резкий рост энергопотребления и смещение временных параметров; оптимизация в двумерной плоскости больше не может соответствовать требованиям сверхвысоких вычислительных нагрузок. В ответ на эту отраслевую проблему на конференции HotChips 2026 Samsung и SK Hynix одновременно представили новые технические подходы, четко обозначив, что ключевым прорывом в эпоху HBM4 станет не сама память, а системная реконструкция базового Base Die.

Два крупных производителя выбрали явно различающиеся технические подходы. На выступлении на HotChips Samsung раскрыла, что для своих продуктов HBM4/HBM4E базовый кристалл (Base Die) использует собственную логическую технологию 4 нм, а кристалл памяти (CDie) — узел 1cDRAM. Максимальная скорость пинов достигает 11,7 Гбит/с и может быть масштабирована до 13 Гбит/с, обеспечивая пропускную способность до 3,3 ТБ/с на один стек. Благодаря высокой плотности транзисторов в логической технологии, Base Die может интегрировать более производительные PHY-схемы, модули коррекции ошибок сигналов и блоки управления питанием, что значительно улучшает целостность высокоскоростных сигналов и решает проблемы с таймингом при сверхвысокой пропускной способности. В то же время Samsung четко определила в архитектуре, что часть логики управления памятью будет перемещена в Base Die, что эффективно освобождает площадь на стороне GPU и предоставляет пространство для расширения вычислительных блоков.

SK Hynix использует итеративную модель с разделением труда, выбрав сотрудничество с TSMC: базовый кристалл выполнен по логической технологии TSMC 12 нм. В отличие от полностью собственной логической архитектуры Samsung, решение SK Hynix ориентировано на стабильность при массовом производстве, обеспечивая адаптацию к требованиям теплоотвода и нагрузки для сверхвысоких стеков из 12 и даже 16 слоев за счет оптимизации сети питания и структуры теплопроводности базового кристалла. Различия в подходах означают, что логическая архитектура базового кристалла HBM4 больше не унифицирована: продукты различных производителей естественным образом различаются по технологии, производительности и сценариям применения, что добавляет новые сложности при адаптации цепочки поставок и итерациях проектирования чипов.

Переключение логической технологии на базовую кристаллическую пластину приносит множество преимуществ. Логическая технология обеспечивает более высокую плотность транзисторов, оптимизирует целостность сигналов и управление энергопотреблением цепей PHY, позволяя поддерживать ширину интерфейса I/O в 2048 бит после удвоения HBM4. Кроме того, избыточная площадь кристалла базовой пластины предоставляет аппаратное пространство для вычислений вблизи памяти: HBM больше не является просто контейнером для данных — простые предварительные операции с данными могут выполняться непосредственно внутри памяти, снижая нагрузку на перемещение данных в архитектуре фон Неймана. Однако цена за это значительна: HBM больше не может быть полностью замкнутым продуктом производителей памяти. Производственные мощности логической фотолитографии, способности проектирования IP и совместная симуляция через разные технологии становятся ограничивающими факторами для массового производства HBM. Производителям DRAM необходимо глубоко сотрудничать с производителями логики, что удлиняет циклы проектирования, верификации и тиражирования, а сложность цепочки поставок возрастает в разы.

Еще один ключевой сигнал, выданный HotChips2026: путь системной интеграции HBM становится более разнообразным — CoWoS от TSMC больше не является единственным решением; на сцену выходят гибридные упаковочные решения, а технология внутреннего соединения переходит к гибридному связыванию с 3D-стекированием.

SK Hynix в своем выступлении подтвердила, что оценивает технологию EMIB от Intel для 2,5D-интеграции системы между HBM4 и чипом вычислительной мощности. Традиционная технология CoWoS использует цельный крупногабаритный кремниевый интерпозит для обеспечения всех сигнальных соединений между GPU и HBM, обеспечивая отличную производительность, однако стоимость интерпозита крайне высока, а расширение производственных мощностей затруднено из-за ограничений по размеру маски литографического оборудования; глобальные мощности CoWoS долгое время находятся в состоянии дефицита, ведущие клиенты заранее блокируют производственные мощности, а остальным производителям необходимо долго ждать в очереди. EMIB отказывается от цельного кремниевого интерпозита и вместо этого встраивает микроскопические кремниевые мосты только в локальные зоны взаимодействия сигналов чипов, а большая часть трассировки возлагается на органическую подложку, при этом локальные кремниевые мосты обеспечивают передачу высокоплотных высокоскоростных сигналов. Эта схема позволяет снизить стоимость упаковки, преодолеть ограничения по размеру маски и реализовать масштабную интеграцию нескольких чипов; Google TPU уже включил EMIB в список вариантов для следующего поколения.

Однако EMIB не означает прямой замены CoWoS. Локальные кремниевые мостики EMIB все еще уступают полному кремниевому интерпозиту по потере сигнала и целостности питания в сценариях с чрезвычайно высокой плотностью сигналов. Позиция SK Hynix заключается в том, чтобы использовать EMIB как важное дополнение, а не полную замену. Высокопроизводительные чипы для обучения по-прежнему будут в первую очередь использовать CoWoS, тогда как для средних и высоких уровней вывода и мощных ускорителей можно применять решение EMIB для смягчения давления на производственные мощности упаковки, создавая параллельную двойную стратегию.

Внутри стека HBM, то есть в технологии соединения между многослойными кристаллами DRAM, происходит переход от MRMUF к гибридному соединению. На текущем этапе в массовом производстве HBM4 основным решением остается технология MRMUF и TCNCF с термическим прессованием, использующая микровыпуклости для межуровневых соединений. Однако по мере увеличения числа слоев до 16 шаг, тепловое сопротивление и потребление энергии микровыпуклостей постепенно достигают физических пределов. Гибридное соединение по сравнению с технологией MR-MUF не только позволяет увеличить толщину ядерного чипа на 24% и сократить шаг TSV до менее чем 18 микрометров, но и при увеличении числа слоев значительно снижает тепловое сопротивление на 35%. Ожидается, что эта технология впервые будет применена в HBM5 для сверхвысоких стеков из 16–20 и более слоев.

Однако гибридная связь пока находится на стадии небольшой проверки партий, существуют вызовы в контроле выхода годных изделий, стоимости оборудования и обработке тонких вайферов; масштабная коммерческая эксплуатация не ожидается до 2026 года, отрасль в целом предполагает, что масштабное внедрение гибридной связи произойдет в рамках итераций HBM4E и поколения HBM5 в 2027–2028 годах.

Это привело к формированию уникальной технологической переходной фазы в текущей индустрии HBM: для нового поколения продуктов HBM4 внешняя системная интеграция уже начала многоплановые эксперименты с гетерогенной упаковкой EMIB, чтобы снизить нагрузку на производственные мощности высококлассной упаковки; внутри DRAM-стеки по-прежнему используют проверенную технологию горячего прессования MRMUF для обеспечения стабильности массового производства, а гибридное соединение применяется только на этапе предварительных исследований. Одновременное продвижение нескольких технологических маршрутов и сосуществование новых и старых технологий значительно усилили неопределенность при выборе технологии для HBM4 на данном этапе.

Кроме того, управление теплом стало ключевой проблемой, которую невозможно обойти при создании HBM с чрезвычайно высоким уровнем стекирования. Архитектура с 16 уровнями стекирования значительно увеличивает тепловую нагрузку на HBM; накопление тепла напрямую приводит к снижению частоты пропускной способности и невозможности достижения максимальной производительности. Для решения этой проблемы два производителя разработали дифференцированные решения: SK Hynix представила решение IHBM с встроенными теплопроводящими компонентами, внедряя высокотеплопроводные и электроизолирующие охлаждающие элементы в область D2D PHY HBM для создания специализированного пути отвода тепла, что позволяет дополнительно снизить тепловое сопротивление более чем на 30% и повысить стабильность работы системы; Samsung планирует для будущих продуктов HBM5 использовать медные теплопроводящие каналы, решая проблему отвода тепла на уровне аппаратной архитектуры. Можно с уверенностью утверждать, что в будущем предельная производительность продуктов HBM с высоким уровнем стекирования будет определяться не только параметрами пропускной способности и скорости, а напрямую зависеть от способности управления теплом.

Сегодня ключевые барьеры HBM4 выходят за рамки производства и упаковки, расширяясь до двух ключевых программных компонентов — высокоскоростных IP и гетерогенной EDA-цепочки, став самыми недооцененными, но наиболее критичными узкими местами отрасли. С ростом скорости интерфейса HBM4 выше 9 Гбит/с и удвоением ширины IO битов сложность проектирования высокоскоростных PHY и SerDes IP возрастает экспоненциально.

Высокоскоростной IP — это не просто схемотехника, требуется глубокая адаптация к характеристикам DRAM-чипов, логической архитектуре Base Die и структуре трассировки в упаковке для совместной симуляции и отладки целостности сигналов и целостности питания. В настоящее время мировые ресурсы зрелых промышленных высокоскоростных IP для HBM4 сосредоточены в руках немногих зарубежных лидеров, которые благодаря многолетнему опыту производства чипов монополизировали рынок IP-решений для основных чипов вычислительной мощности. Для средних и малых предприятий, занимающихся проектированием вычислительных чипов, и новых участников цепочки поставок отсутствие доступа к зрелым высокоскоростным IP означает невозможность адаптации к архитектуре HBM4, что создает строгий отраслевой барьер для входа.

В то же время недостатки в цепочке инструментов EDA для 3D-гетерогенных систем усиливают сложности внедрения HBM4. HBM4 представляет собой типичную гетерогенную систему с интеграцией нескольких процессов и кристаллов: логическая подложка, стек памяти и упаковка с использованием кремниевого моста/посредника относятся к различным технологическим системам, и традиционные двумерные изолированные инструменты EDA не могут выполнять совместное моделирование между кристаллами и технологиями. В условиях трехмерной стековой сборки электрические, тепловые и механические эффекты взаимосвязаны, и любая погрешность в моделировании отдельного этапа приводит к сбою сходимости всего проекта.

Существующие промышленные процессы проектирования характеризуются явным разрывом: логика фронтенда, физическая реализация на среднем уровне и упаковка с симуляцией данных бэкенда не могут взаимодействовать и повторно использоваться, что приводит к чрезвычайно высоким затратам на итерации. HotChips2026 прямо указывает, что масштабируемое внедрение HBM4 в значительной степени зависит от интегрированной цепочки инструментов совместного проектирования 3DIC, обеспечивающей синхронизацию всего цикла: проектирование, технология, упаковка и многополевая симуляция. Способность инструментов EDA к адаптации и совместимость отладки высокоскоростных IP-блоков напрямую определяют выход годных изделий и предельные характеристики HBM4, а также представляют собой ключевые технологические барьеры, с которыми трудно справиться небольшим и средним производителям на текущем этапе.

В целом, настоящий форум полностью обрисовал новый путь эволюции индустрии HBM: переход от традиционной модели одноточечной аппаратной итерации к эпохе системной конкуренции, основанной на совместном совершенствовании архитектуры, упаковки, технологий и программно-аппаратной экосистемы. Дифференцированные технологические маршруты Samsung и SK Hynix нарушили долгосрочную стандартизацию отрасли; долгосрочное сосуществование старых и новых технологий, иерархизация технологий под конкретные сценарии и определяющая роль системных возможностей станут основными тенденциями развития рынка HBM в ближайшие 2–3 года, переписав правила конкуренции в индустрии AI-памяти.

Эта статья взята из официального аккаунта WeChat «Полупроводниковая индустрия: обзоры» (ID: ICViews), автор: Цзыхао