
Huawei mengungkap jalan menuju cip 1.4nm pada 2031—tanpa litografi ASML EUV. 🧵 Di IEEE ISCAS 2026, Huawei memperkenalkan Hukum Penskalaan Tau (τ) dan arsitektur LogicFolding. Alih-alih penyusutan geometrik tradisional, kerangka ini menumpuk sirkuit logika secara vertikal untuk mengurangi latensi transmisi dan memaksimalkan kepadatan transistor. Arsitektur ini diluncurkan musim gugur ini pada prosesor Kirin generasi berikutnya. Huawei mencatat telah memproduksi massal 381 model cip secara diam-diam di bawah kendali ekspor AS selama 6 tahun terakhir, dengan tujuan mencapai kesetaraan proses kelas 1.4nm pada 2031. Sumber: Tom's Hardware
