Siaran
avatar

Huawei mengungkap jalan menuju cip 1.4nm pada 2031—tanpa litografi ASML EUV. 🧵 Di IEEE ISCAS 2026, Huawei memperkenalkan Hukum Penskalaan Tau (τ) dan arsitektur LogicFolding. Alih-alih penyusutan geometrik tradisional, kerangka ini menumpuk sirkuit logika secara vertikal untuk mengurangi latensi transmisi dan memaksimalkan kepadatan transistor. Arsitektur ini diluncurkan musim gugur ini pada prosesor Kirin generasi berikutnya. Huawei mencatat telah memproduksi massal 381 model cip secara diam-diam di bawah kendali ekspor AS selama 6 tahun terakhir, dengan tujuan mencapai kesetaraan proses kelas 1.4nm pada 2031. Sumber: Tom's Hardware

Kandungan ini adalah bagi tujuan maklumat dan pendidikan sahaja. Ia mungkin termasuk pandangan pihak ketiga, kandungan tajaan, atau bahan promosi yang mana pencipta mungkin menerima pampasan. Tiada apa-apa dalam suapan ini yang merupakan nasihat pelaburan atau jaminan pulangan. Anda bertanggungjawab sepenuhnya ke atas keputusan pelaburan anda sendiri. Sentiasa jalankan penyelidikan anda sendiri dan berhati-hati sebelum berdagang. Kami tidak menjamin ketepatan maklumat pihak ketiga dan tidak bertanggungjawab ke atas sebarang kerugian yang ditanggung. Prestasi masa lalu tidak menunjukkan hasil masa hadapan. Sila rujuk Terma Komuniti dan Penyata Pendedahan Risiko kami untuk mendapatkan butiran.

avatarSiarkan balasan anda

Komen