SemiAnalysis Mengungkap Nod N+3 SMIC Menyamai Ketumpatan N6 TSMC Tanpa EUV

Disusun & Dikompilasi: Shenchao TechFlow

Pembicara: Dylan Patel, pendiri SemiAnalysis

Pengacara: Tiada (video penerangan bebas)

Sumber podcast: SemiAnalysis

Adakah China baru sahaja mengalahkan Intel?

Tarikh siaran: 20 Jun 2026

Pernyataan kepentingan: Video ini merupakan interpretasi laporan awal terbuka dari STEEL Disassembly Lab di bawah SemiAnalysis, yang secara langsung mempromosikan produk disasem bayarannya. SemiAnalysis mempunyai persaingan komersial langsung dengan raksasa disasem berpengalaman TechInsights (yang sedang dijual kepada modal persendirian, dengan pendapatan SemiAnalysis telah melebihi TechInsights). Kandungan berikut menyajikan analisis teknikalnya secara setia dan tidak mewakili pandangan kami.

SemiAnalysis memotong cip unggulan terbaru Huawei, Kirin 9030, dan mengukur lebar garis logam paling halus di bawah mikroskop elektron. Hasilnya mengejutkan: jarak logam terkecil pada proses 7 nanometer generasi ketiga SMIC, N+3, hanya 32.5 nanometer, lebih sempit daripada 36 nanometer yang digunakan oleh proses 18A terbaru Intel di Panther Lake. Sebuah pabrik wafer China yang terputus dari pasokan mesin lithography EUV, kepadatan jalurannya melebihi node terdepan Intel.

Namun, SemiAnalysis sendiri dalam laporannya memperingatkan bahawa nombor ini sengaja dipilih. N+3 memang mengejar ketertinggalan dalam kepadatan transistor kepada N6 TSMC, tetapi dengan harga penerangan empat kali ganda, lebih banyak mask, kos yang lebih tinggi dan kadar kejayaan yang lebih rendah; prestasi dan penggunaan kuasa pula tertinggal jauh, dengan Kirin 9030 mungkin hanya setara dengan flagship Android tiga tahun lalu. Dengan kata lain, cip China masih tertinggal beberapa tahun, tetapi tertinggal tidak bermakna terhenti. Larangan eksport tidak menghentikan China, hanya menukar soalan yang berbeza. Kalimat terakhir dalam video itu paling patut dipertimbangkan: China tidak perlu mengejar TSMC, cukuplah ia menjadi baik sehingga tidak lagi memerlukan TSMC.

Tentang nombor judul yang menakjubkan itu

• Sebuah pabrik wafer China yang diputuskan aksesnya terhadap alat canggih tanpa EUV, memiliki kepadatan jalur yang lebih rapat sekitar 10% daripada node EUV terdepan Intel.
• Jarak logam minimum hanyalah sebahagian daripada ketumpatan, dan ia tidak menunjukkan seberapa pantas suis logik beroperasi atau berapa banyak tenaga yang digunakan.
• Angka ini adalah benar, tetapi apa yang ia ukur tidak menentukan siapa yang menang.

Bagaimana mencapai kepadatan setara EUV tanpa EUV?

• EUV membolehkan anda menghasilkan corak halus dengan satu tembakan. Tanpa EUV, anda perlu lebih kreatif.
• Setiap kali bergerak lebih jauh, ia menambah satu lapisan pelindung cahaya, satu penyesuaian lagi, dan satu peluang lagi untuk membuat kesilapan, dengan kos yang lebih tinggi dan kadar keberhasilan yang lebih rendah.
• SMIC memang menggunakan kekuatan kasar untuk mencapai kepadatan setara EUV dengan DUV, tetapi harganya adalah lebih banyak mask, lebih banyak langkah, dan lebih banyak kemungkinan kegagalan. Ini tidak boleh dianggap seimbang.

Tentang kepadatan yang menyamai dan prestasi yang tertinggal

• Garis menjadi lebih nipis, ketumpatan meningkat, tetapi fizikal nod tidak mengikuti.
• Core efisiensi kecil Apple mampu mengalahkan performa integer core besar Huawei, dan hanya menggunakan 1 watt, sementara core besar Huawei memerlukan 4.5 watt.
• SMIC dianggap telah mengejar dimensi yang salah.

Tentang mengapa orang masih takut terhadap China

• Ketinggalan beberapa tahun, dan terkunci tidak bergerak, adalah dua perkara yang berbeza.
• Anda boleh terus memanjat dinding, tetapi dinding itu hanya akan menjadi semakin curam.
• Pembatasan eksport tidak menghentikan China, hanya menukar satu soalan yang China sedang selesaikan.

Tentang langkah penentu sebenarnya

• China tidak perlu menjadi TSMC untuk menjadi bermakna. Mereka hanya perlu cukup baik sehingga tidak lagi memerlukan TSMC.

Sekarang, dunia pembuatan semikonduktor dibahagikan kepada dua kumpulan: yang memiliki mesin litografi EUV, dan yang tidak. Kehilangan EUV merupakan kelemahan jelas bagi China, tetapi seberapa besar jurang pembuatan ini?

Ini adalah HiSilicon Kirin 9030, cip dalam telefon flagship terbaru Huawei. Beberapa minggu yang lalu, SemiAnalysis memotongnya dan meletakkannya di bawah mikroskop elektron untuk mengukur wayar paling halus di dalam cip, iaitu jarak logam. Hasil yang dilihat sangat mengejutkan.

Jarak logam terkecil di Kirin 9030 hanyalah 32,5 nanometer, lebih kecil daripada Panther Lake, yang menggunakan nod 18A terbaharu Intel. Sebuah kilang wafer China yang diputuskan akses kepada alat paling canggih dan tanpa EUV, mempunyai ketumpatan penghalaan lebih rapat sebanyak kira-kira 10% berbanding nod EUV terkini Intel.

Dalam video ini, kita perlu memahami tiga perkara: SMIC bagaimana mencapainya tanpa EUV; mengapa garisan yang lebih nipis tidak semestinya lebih baik; dan mengapa walaupun tertinggal beberapa tahun, China telah mula menjadi pemain penting di meja pembuatan wafer.

Mari kita bincangkan dulu dari mana nombor dan pengukuran ini berasal, kerana perkara ini sendiri cukup menarik.

SemiAnalysis telah membina sebuah laboratorium pembongkaran bernama STEEL, singkatan bagi SemiAnalysis Teardown Engineering and Evaluation Lab. Pembongkaran, seperti namanya, melibatkan pembongkaran fizikal cip paling canggih di dunia untuk merekabentuk semula bagaimana ia dibuat. Selama kira-kira dua dekad lalu, hanya satu syarikat yang mampu melaksanakan perkara ini secara berskala, tetapi kini bukan lagi.

Jadi, semua yang anda lihat seterusnya—keratan, lebar garisan, dan bilangan transistor—semuanya berasal langsung dari STEEL.

Yang berbaring di atas "meja pembedahan" ialah Kirin 9030, SoC unggulan Huawei, berdasarkan proses 7 nanometer generasi ketiga SMIC, dengan kode dalaman N+3, dan juga proses paling canggih di China saat ini.

Namun, satu nombor sendiri tidak bermakna; ia memerlukan perbandingan. Oleh itu, STEEL juga memecahkan cip lain, MediaTek Helio G99, sebuah SoC untuk telefon murah yang menggunakan proses N6 TSMC. Sebabnya mudah: proses N6 TSMC dan 7 nanometer N+3 SMIC kira-kira berada pada tahap dan peringkat yang sama. Satu dibuat dengan peralatan terbaik Barat, dan satu dibuat di China di bawah sekatan eksport. Dengan meletakkan kedua-dua cip itu di bawah mikroskop yang sama, hasilnya diharapkan dapat menceritakan kisah yang lengkap.

Jangan terburu-buru membandingkan dengan tajuk Intel 18A, terlebih dahulu bandingkan N+3 dengan N6. Adakah SMIC N+3 berjaya mencapai jarak logam yang lebih halus berbanding N6? Jawapan ringkas: ya, berjaya.

Jarak logam terendah di dalam Kirin 9030 diukur pada 32.5 nanometer, manakala jarak logam paling halus pada Helio G99 berdasarkan N6 ialah 40 nanometer, dengan perbezaan yang cukup ketara.

Tetapi "jalur lebih nipis" merujuk kepada ketumpatan, iaitu berapa banyak logik yang boleh dimasukkan ke dalam satu milimeter persegi, dan tidak secara langsung menunjukkan keseluruhan kualiti cip atau nod tersebut. Jarak logam minimum hanyalah sebahagian daripada persamaan; ia tidak menerangkan seberapa pantas suis logik atau berapa banyak tenaga yang digunakan.

Dari segi kepadatan, SMIC memang telah mencapainya. N+3 kira-kira 113 juta transistor per mm², manakala TSMC N6 kira-kira 108 juta. Jadi, betul, node DUV terbaru SMIC benar-benar melebihi kepadatan satu node EUV.

Tanpa EUV, bagaimana mencapai ketumpatan tahap EUV? Ada dua cara, masing-masing dengan kosnya sendiri.

Teknik pertama ialah pelbagai pola. EUV membolehkan anda menghasilkan satu pola yang agak halus dalam satu tembakan. Tanpa EUV, anda perlu lebih kreatif. Caranya ialah dengan mencetak pola kasar terlebih dahulu, kemudian mengendapkan lapisan spacer nipis di sepanjang tepinya, diikuti dengan pengukiran, dan menggunakan spacer- spacer ini sebagai satu matriks baru yang lebih halus. Ia sedikit seperti melukis satu garisan, kemudian menggaris tepinya untuk mendapatkan dua garisan yang lebih halus, dan mengulanginya sekali lagi. Melakukan sekali disebut pelbagai pola selaras sendiri (SADP), kerana spacer sendiri terbentuk mengikut pola yang sedia ada. Melakukan dua kali ialah pelbagai pola empat kali (SAQP). Lapisan paling halus SMIC memerlukan versi empat kali ini.

Setiap kali bergerak lebih jauh, ia menambah satu lapisan pelindung, satu penyesuaian lagi, dan satu peluang lagi untuk membuat kesilapan, dengan kos yang lebih tinggi dan kadar keberhasilan yang lebih rendah. "Kamu tahu aku tidak suka kadar keberhasilan yang rendah."

Langkah kedua ialah DTCO, optimisasi bersama reka bentuk dan proses pembuatan. Maksudnya ialah tidak lagi memandang reka bentuk cip dan proses pembuatan sebagai dua isu berasingan, tetapi mengoptimisasi keduanya secara serentak. Secara praktikal, ini bermaksud memampatkan pelan sel itu sendiri: setiap transistor menggunakan lebih sedikit sirip, menghubungkan sentuh gerbang secara langsung di atas gerbang aktif bukannya di sisi, atau mengurangkan jarak isolasi antara sel yang bersebelahan.

Setiap teknik DTCO mampu menghemat sedikit ruang, tetapi setiapnya juga membuat transistor lebih rapuh dan lebih sukar dimodelkan. Oleh itu, SMIC memang mengejar ketertinggalan kepadatan pada nod EUV TSMC, tetapi dengan menggunakan lebih banyak mask, lebih banyak langkah, dan lebih banyak kemungkinan kegagalan untuk memaksa DUV. Ini bukanlah seimbang.

Kepadatan kelihatan sangat mengesankan, tetapi inilah tepatnya ia bermula runtuh. Kerana luas adalah dimensi yang paling mudah diubah, penggunaan kuasa dan prestasi pula jauh lebih sukar.

Selepas Hukum Dennard gagal pada pertengahan 2000-an, peraturan lama yang dinamakan sempena Robert Dennard—bahawa transistor yang lebih kecil akan lebih pantas dan lebih menjimatkan tenaga—telah hilang. Peningkatan percuma itu telah berakhir; selepas memasuki DTCO, kelajuan dan kecekapan perlu diperjuangkan secara berasingan, dan anda tidak boleh mendapat kedua-duanya.

Ini tepat apa yang dapat dilihat pada nod N+3 SMIC. Kirin 9030 Pro adalah cip yang relatif padat, tetapi prestasinya kira-kira setara dengan flagship Android tiga tahun lalu. Berbanding dengan yang terbaik hari ini dari Apple, Qualcomm, MediaTek, dan Samsung, ia tidak berada pada tahap yang sama. Perbezaan kecekapan lebih besar daripada perbezaan kelajuan.

Contoh paling jelas ialah nukleus kecekapan kecil Apple, yang benar-benar sangat kecil. Prestasi integer nukleus E Apple mengalahkan nukleus utama Huawei, dan hanya menggunakan sekitar 1 watt, manakala nukleus utama Huawei menggunakan 4.5 watt. Berdasarkan prestasi per kitaran, nukleus utama Huawei kira-kira setara dengan Arm Cortex-X2, rekaan tahun 2021. Sejujurnya, ini adalah kejuruteraan yang cukup terhormat. Tetapi M1 Apple tahun 2020, pada penggunaan kuasa yang serupa, lebih pantas sekitar 35% per kitaran. Sementara itu, kumpulan terdepan semasa kini unggul beberapa langkah berbanding kedua-duanya.

Jadi, N+3 mempunyai kelebihan ringan berbanding TSMC N6 dari segi ketumpatan, tetapi N6 sudah menjadi nod yang lama beberapa tahun yang lalu. Apple dan Qualcomm sudah menghasilkan cip di N4 dan N3, yang lebih padat dan mempunyai keluk frekuensi voltan yang jauh lebih baik. Cip berdasarkan N2 akan tiba pada akhir tahun ini. Mereka mempunyai lebih banyak transistor, dan setiap transistor berpindah lebih pantas dengan penggunaan kuasa yang lebih rendah. SMIC kelihatan seperti mengejar dimensi yang salah. Garisan menjadi lebih nipis, ketumpatan meningkat, tetapi fizik nod tidak mengikuti.

Bandingkan N+3 dengan 18A terbaru dari Intel, perbezaannya menjadi lebih jelas. Secara teori, 18A mampu mencapai jarak logam M0 sebesar 32 nanometer, sejajar dengan N+3. Namun, pada Panther Lake, Intel menggunakan banyak sel berprestasi tinggi, sehingga jarak logam diperluas menjadi 36 nanometer.

Berdasarkan tujuan reka bentuk, jarak M0 yang lebih longgar juga membawa keuntungan dari segi kos dan hasil, kerana ia mengurangkan kompleksiti. Tetapi syaratnya anda mempunyai kebebasan untuk menentukan di mana dan bagaimana untuk mengurangkan, yang bermakna tajuk "lebih halus daripada Intel" walaupun benar, tidak dapat menyatakan daya saing. Nombor-nombor itu benar, tetapi perkara yang diukur tidak menentukan siapa yang menang.

Dari segi ketumpatan transistor, 18A jelas meninggalkan N+3, walaupun jarak logam sedikit lebih longgar. Ini kerana seperti halnya cip bukan hanya tentang ketumpatan, dan ketumpatan bukan hanya tentang jarak logam M0. Kuasa belakang membolehkan anda mengurangkan jarak logam depan, kerana sambungan kuasa masuk dari belakang cip.

Mengapa orang masih takut dengan China? Kerana tertinggal beberapa tahun berbeza dengan terhenti sepenuhnya.

SMIC masih memiliki ruang untuk pertumbuhan di DUV. Logam lapisan bawah yang lebih halus, seperti M0 yang hanya lapisan logam pertama, masih memiliki banyak lapisan seterusnya. Sel unit yang lebih pendek dan jarak gerbang yang lebih rapat. Secara teori, N+4 masa depan kira-kira dapat mengejar kepadatan setara N5 TSMC, sementara N+5 dengan kuasa belakang dapat mencapai kepadatan setara Intel 18A. Tetapi sekali lagi, ini hanya mengenai kepadatan—konsumsi kuasa dan prestasi tidak dapat mengejar.

Kuncinya ialah bahawa kesukaran adalah kumulatif. Setiap pengoptimuman secara individu kelihatan munasabah, tetapi tanpa EUV untuk menggabungkan semuanya, setiap nod baru menjadi lebih perlahan, lebih mahal, dan kurang toleran berbanding yang sebelumnya. Anda boleh terus memanjat dinding, tetapi dinding itu hanya akan menjadi semakin curam.

Pembatasan eksport tidak menghentikan China, ia hanya menukar satu soalan yang China sedang selesaikan.

Dan pengetahuan sedang merebak. SMIC diminta untuk memberikan lisensi N+2 dan N+3 kepada pabrik wafer domestik lainnya. Jika pengalaman proses ini menyebar ke akselerator AI, titik kelemahan bukan lagi pabrik wafer tertentu yang dapat disanksi, tetapi seluruh ekosistem.

Tinjauan pantas terhadap nod N+3 7 nanometer SMIC. Tiada EUV, belum ada kuasa belakang. Kompleksiti lebih tinggi, kos lebih tinggi, jurang kecekapan nyata. Berdasarkan setiap indikator penting di hadapan, China tidak sedang mengecilkan jarak dengan TSMC, Intel, dan Samsung. Ini jelas sekali di bawah mikroskop.

Tetapi "ketinggalan di belakang" dan "tidak penting" adalah dua perkara yang berbeza. Jika cip buatan tempatan begitu baik sehingga boleh digunakan dalam telefon, inferens, rangkaian, atau mana-mana bidang yang sensitif terhadap keselamatan, maka itulah kemenangan. China tidak perlu menjadi TSMC untuk bermakna. Mereka hanya perlu cukup baik sehingga tidak lagi memerlukan TSMC.

Semua kandungan dalam video ini berasal dari STEEL: anotasi, analisis peringkat blok, dan gambar mikroskop elektron yang memotong secara langsung logik dan penyimpanan. Terdapat banyak perkara dalam video ini yang tidak dibentangkan secara terperinci: proses penuh, analisis bahan, pengukuran sirip, dan pembongkaran pembungkusan. Jika anda ingin melihat penguraian mendalam terkini tentang nod terbaru SMIC, sila lihat artikel penguraian SemiAnalysis, pautan tersedia di perihalan video.

Ini adalah laporan awal STEEL, dan pasti akan ada lebih banyak lagi. Jika anda menyukai kandungan sebegini, sila berlanggan. "Saya sangat ingin mendengar pendapat anda tentang ini. Adakah ia cukup baik sehingga tidak perlu lagi TSMC? Beritahu saya di ruangan komen."