TSMC akan tetap menggunakan teknologi microbump konvensional, bukan hybrid bonding, untuk packaging canggih yang menghubungkan high-bandwidth memory (HBM) dengan AI accelerator untuk sementara waktu. Mengingat siklus pengembangan bahan terkait, microbump dengan pitch lebih halus diperkirakan akan tetap digunakan hingga tahap akhir HBM4 dan memasuki fase awal HBM5. Menurut sumber industri bahan pada 2 September, TSMC meminta mitra bahan dan peralatannya untuk mengembangkan solusi bonding dan underfill untuk bump sekitar 5-mikrometer (μm). Dengan kata lain, TSMC ingin microbump yang saat ini digunakan dalam packaging canggih menjadi lebih pendek dan lebih halus. Pemasok Korea dan Jepang telah memulai pengembangan, dengan estimasi produksi massal bump kelas 5μm dimulai pada paruh kedua 2028. Saat ini, tinggi bump sekitar 15–25μm untuk HBM generasi ketiga yang diperluas, atau HBM3E, sementara HBM4 mendekati sekitar 10μm. Pemasok bahan Jepang sebelumnya menyatakan kesulitan menjamin kualitas di bawah 15μm. Oleh karena itu, bump 5μm akan jauh di bawah ambang kualifikasi saat ini. Alasan membuat bump lebih pendek dan lebih halus adalah batas tinggi kubus HBM dan kebutuhan akan kepadatan interkoneksi yang lebih tinggi. Menurut spesifikasi JEDEC, tinggi maksimum stack HBM adalah 775μm. Jumlah koneksi I/O terus meningkat, tetapi keseluruhan stack harus tetap berada dalam batas tinggi ini. Dalam packaging CoWoS canggih TSMC, GPU dan stack HBM—yang sudah dirakit oleh pemasok memori—dipasang pada silicon interposer menggunakan microbump. Penumpukan 16 die DRAM itu sendiri dilakukan dalam paket HBM oleh perusahaan seperti SK hynix dan Samsung Electronics, bukan oleh TSMC. Namun, seiring meningkatnya jumlah interkoneksi di sisi accelerator, microbump yang digunakan untuk memasang perangkat di CoWoS juga perlu menjadi lebih pendek dan lebih rapat. HBM generasi pertama dan kedua menggunakan solder bump yang relatif besar. Seiring meningkatnya jumlah die yang ditumpuk dan koneksi I/O, microbump menjadi pendekatan utama sekitar generasi HBM3. SK hynix menggunakan proses MR-MUF-nya, di mana underfill cair diterapkan setelah reflow massal, sementara Samsung Electronics menggunakan TC-NCF, yang menempatkan underfill berbentuk film di antara die sebelum thermocompression bonding. Hybrid bonding telah dibahas sebagai langkah selanjutnya. Dengan menghilangkan bump dan langsung menghubungkan pad tembaga, interkoneksi dapat dibuat lebih tipis dan jauh lebih padat. TSMC sudah menggunakan teknologi ini, di bawah platform SoIC, untuk menumpuk chip logika. Namun, HBM masih dilampirkan ke interposer menggunakan microbump. Industri enggan meninggalkan proses yang sudah terbukti dalam hal yield, inspeksi, dan manufaktur volume tinggi. Pada skala 5μm, produsen harus secara bersamaan menyelesaikan masalah terkait underfill tanpa void, sisa fluks, dan alignmen bonding. Mengingat tingkat kesulitannya, TSMC tampaknya telah mendistribusikan tugas pengembangan yang berbeda kepada mitra bahan dan peralatannya. Arah pengembangan di dalam stack HBM itu sendiri serupa. Di Hot Chips 2026 bulan lalu, SK hynix menunjukkan roadmap di mana mereka akan terus menggunakan MR-MUF berbasis microbump hingga HBM4 dan HBM4E, bukan mengadopsi hybrid bonding. Direct bonding diposisikan sebagai teknologi untuk HBM5 dan stack yang melebihi 20 die. Pengamat industri percaya bahwa keputusan JEDEC untuk meningkatkan tinggi maksimum stack HBM dari 720μm menjadi 775μm telah memberikan ruang tambahan untuk memperpanjang penggunaan microbump. Seorang sumber industri bahan mengatakan, “Permintaan TSMC untuk mengembangkan microbump yang lebih halus dapat ditafsirkan sebagai sinyal bahwa, untuk generasi ini, mereka berniat menggunakan microbump berprofil lebih rendah daripada beralih ke direct bonding.” Sumber tersebut menambahkan, “Microbump di bawah 15μm sudah dikembangkan, tetapi menjamin kualitasnya tetap sulit. Tantangan utama bukanlah bump itu sendiri, melainkan mengembangkan solusi underfill yang dapat mendukung dan mengkualifikasikannya secara andal.”