SemiAnalysis Teardown Menunjukkan Node N+3 SMIC Setara dengan 18A Intel dalam Metal Pitch

Tamu: Dylan Patel, pendiri SemiAnalysis

Host: Tidak ada (video narasi mandiri)

Sumber podcast: SemiAnalysis

Apakah Tiongkok baru saja mengalahkan Intel?

Tanggal siaran: 20 Juni 2026

Pernyataan kepentingan: Video ini merupakan interpretasi dari laporan publik pertama dari STEEL Disassembly Lab, milik SemiAnalysis, yang secara langsung mempromosikan produk disassembly berbayarnya. SemiAnalysis memiliki hubungan persaingan bisnis langsung dengan TechInsights, raksasa disassembly berpengalaman (yang saat ini sedang dijual kepada perusahaan modal ventura), dengan pendapatan SemiAnalysis telah melampaui TechInsights. Konten berikut menyajikan analisis teknisnya secara akurat dan tidak mewakili posisi kami.

SemiAnalysis memotong chip unggulan terbaru Huawei, Kirin 9030, dan mengukur lebar garis logam paling tipis di bawah mikroskop elektron. Hasilnya mengejutkan: jarak logam terkecil pada proses N+3 generasi ketiga SMIC, yang berukuran 7 nanometer, hanya 32,5 nanometer—lebih sempit daripada 36 nanometer yang digunakan oleh proses 18A terbaru Intel di Panther Lake. Sebuah pabrik wafer Tiongkok yang diputus pasokan mesin lithography EUV, berhasil mengungguli kepadatan jalur dari node terdepan Intel.

Namun, SemiAnalysis sendiri dalam laporannya memperingatkan bahwa angka ini sengaja dipilih. N+3 memang mengejar ketertinggalan dalam kepadatan transistor hingga menyamai N6 TSMC, tetapi dengan harga patterning kuadrupel, lebih banyak mask, biaya lebih tinggi, dan yield lebih rendah; kinerja dan konsumsi daya justru tertinggal, sehingga Kirin 9030 kemungkinan hanya sebanding dengan flagship Android tiga tahun lalu. Dengan kata lain, chip Tiongkok masih tertinggal beberapa tahun, tetapi tertinggal tidak berarti terjebak. Larangan ekspor tidak menghentikan Tiongkok, hanya mengganti soalnya. Kalimat terakhir dalam video ini paling layak direnungkan: Tiongkok tidak perlu mengejar TSMC, yang penting cukup baik hingga sama sekali tidak lagi membutuhkan TSMC.

Tentang angka judul yang menakjubkan itu

Bagaimana mungkin mencapai kepadatan setara EUV tanpa EUV?

Tentang penyesuaian kepadatan dan kinerja yang tertinggal

Tentang mengapa orang masih takut terhadap Tiongkok

Tentang langkah penentu sebenarnya

Saat ini, dunia manufaktur semikonduktor terbagi menjadi dua kelompok: yang memiliki mesin lithografi EUV dan yang tidak. Kehilangan EUV merupakan kerugian jelas bagi Tiongkok, tetapi seberapa besar kesenjangan manufaktur ini?

Ini adalah HiSilicon Kirin 9030, chip di ponsel flagman terbaru Huawei. Beberapa minggu lalu, SemiAnalysis memotongnya dan meletakkannya di bawah mikroskop elektron untuk mengukur jalur konduktif paling halus di dalam chip, yaitu jarak logam. Hasil yang dilihat sangat mengejutkan.

Jarak logam terkecil di Kirin 9030 hanya 32,5 nanometer, lebih kecil daripada Panther Lake, yang menggunakan node 18A terbaru dari Intel. Sebuah pabrik wafer Tiongkok yang diputus aksesnya terhadap alat-alat paling canggih dan tanpa EUV, memiliki kepadatan jalur sekitar 10% lebih rapat daripada node EUV terdepan Intel.

Dalam video ini, kita akan membahas tiga hal: Bagaimana SMIC bisa melakukannya tanpa EUV; mengapa garis yang lebih halus tidak selalu berarti lebih baik; dan mengapa meskipun tertinggal beberapa tahun, Tiongkok sudah mulai menjadi pemain penting di meja produksi wafer.

Pertama, mari bahas dari mana angka-angka dan pengukuran ini berasal, karena hal ini sendiri cukup keren.

SemiAnalysis mendirikan laboratorium pembongkaran bernama STEEL, singkatan dari SemiAnalysis Teardown Engineering and Evaluation Lab. Pembongkaran, sebagaimana namanya, adalah proses membongkar secara fisik chip paling canggih di dunia untuk melakukan reverse engineering bagaimana chip tersebut dibuat. Selama sekitar dua puluh tahun terakhir, hampir hanya satu perusahaan yang mampu melakukannya secara skala besar, sekarang bukan lagi demikian.

Jadi semua yang akan Anda lihat selanjutnya, penampang, lebar garis, jumlah transistor, semuanya berasal langsung dari STEEL.

Yang berbaring di atas "meja operasi" adalah Kirin 9030, SoC unggulan Huawei, berbasis proses 7 nanometer generasi ketiga SMIC, dengan kode internal N+3, yang juga merupakan proses paling canggih saat ini di Tiongkok.

Namun, angka tunggal tidak bermakna sendiri, ia memerlukan acuan. Oleh karena itu, STEEL juga membongkar chip lain, MediaTek Helio G99, sebuah SoC ponsel murah yang menggunakan proses N6 TSMC. Alasannya sederhana: proses N6 TSMC dan 7 nanometer N+3 SMIC berada pada kelas yang kurang lebih sama. Satu dibuat dengan peralatan terbaik Barat, yang lain dibuat di Tiongkok di bawah pembatasan ekspor. Dengan meletakkan kedua chip ini di bawah mikroskop yang sama, hasilnya diharapkan dapat menceritakan kisah yang lengkap.

Jangan buru-buru membandingkan dengan judul Intel 18A, pertama-tama lihat N+3 dibandingkan N6. Apakah N+3 SMIC berhasil mencapai jarak logam yang lebih halus daripada N6? Jawaban singkatnya, berhasil.

Jarak logam terkecil pada Kirin 9030 terukur sebesar 32,5 nanometer, sedangkan jarak logam terkecil pada Helio G99 berbasis N6 adalah 40 nanometer, dengan perbedaan yang cukup signifikan.

Namun, "garis lebih tipis" mengacu pada kepadatan, yaitu berapa banyak logika yang dapat dimasukkan dalam satu milimeter persegi, dan tidak secara langsung menunjukkan kualitas keseluruhan chip atau node ini. Jarak logam minimum hanyalah satu bagian dari persamaan; hal ini tidak menjelaskan seberapa cepat saklar logika beroperasi atau seberapa banyak listrik yang dikonsumsi.

Hanya melihat kepadatan, SMIC memang berhasil mencapainya. N+3 sekitar 113 juta transistor per milimeter persegi, sedangkan TSMC N6 sekitar 108 juta. Jadi benar, node DUV terbaru SMIC benar-benar melebihi kepadatan satu node EUV.

Tanpa EUV, bagaimana mencapai kepadatan tingkat EUV? Ada dua trik, masing-masing dengan biayanya sendiri.

Teknik pertama adalah multi-patterning. EUV memungkinkan Anda menghasilkan pola yang relatif halus dalam satu tembakan. Tanpa EUV, Anda perlu lebih kreatif. Caranya adalah dengan mencetak pola kasar terlebih dahulu, mendepositkan lapisan spacer tipis di sepanjang tepinya, kemudian mengerasi, dan menggunakan spacer tersebut sebagai masker baru yang lebih halus. Mirip dengan menggambar satu garis, lalu menggambar dua sisi tepinya untuk mendapatkan dua garis yang lebih halus, lalu mengulanginya lagi. Melakukan satu kali disebut Self-Aligned Double Patterning (SADP), self-aligned karena spacer secara alami terbentuk mengikuti pola yang sudah ada. Melakukan dua kali disebut Self-Aligned Quadruple Patterning (SAQP). Lapisan paling halus SMIC memerlukan versi quadruple tersebut.

Setiap kali berjalan lebih jauh, semakin banyak lapisan pelindung cahaya, semakin banyak penyesuaian, semakin banyak peluang kesalahan, biaya lebih tinggi, tingkat hasil lebih rendah. "Kau tahu aku tidak suka tingkat hasil rendah."

Trik kedua adalah DTCO, optimasi kolaboratif antara desain dan proses. Artinya, desain chip dan proses manufaktur tidak lagi dianggap sebagai dua masalah terpisah, melainkan dioptimalkan secara bersamaan. Secara praktis, ini berarti memperkecil tata letak sel: setiap transistor menggunakan lebih sedikit sirip, menghubungkan kontak gerbang langsung di atas gerbang aktif daripada di sisi samping, atau memperkecil jarak isolasi antar sel yang berdekatan.

Setiap trik DTCO dapat menghemat sedikit area, tetapi setiap trik juga membuat transistor lebih rapuh dan lebih sulit dimodelkan. Jadi, SMIC memang berhasil mengejar kepadatan node EUV TSMC, tetapi dengan menggunakan lebih banyak mask, lebih banyak langkah, dan lebih banyak kemungkinan kegagalan untuk memaksa DUV. Ini bukanlah hasil seimbang.

Kepadatannya terlihat sangat mengesankan, tetapi justru di situlah ia mulai runtuh. Karena area adalah dimensi yang paling mudah diubah, sedangkan konsumsi daya dan kinerja jauh lebih sulit.

Setelah Hukum Dennard gagal pada pertengahan tahun 2000-an, aturan lama yang dinamai Robert Dennard—bahwa transistor yang lebih kecil berarti lebih cepat dan lebih hemat daya—tidak lagi berlaku. Skala gratis telah berakhir; setelah memasuki DTCO, kecepatan dan efisiensi harus diperjuangkan secara terpisah, dan Anda tidak bisa memiliki keduanya.

Ini persis yang dapat dilihat pada node SMIC N+3. Kirin 9030 Pro adalah chip yang relatif padat, tetapi performanya kira-kira setara dengan flagship Android tiga tahun lalu. Dibandingkan dengan terbaik saat ini dari Apple, Qualcomm, MediaTek, dan Samsung, sama sekali tidak selevel. Perbedaan efisiensi bahkan lebih besar daripada perbedaan kecepatan.

Contoh paling klasik adalah inti efisiensi kecil milik Apple, yang benar-benar sangat kecil. Kinerja integer inti E Apple mengalahkan inti prime Huawei yang besar, dengan hanya mengonsumsi sekitar 1 watt, sementara inti prime Huawei membutuhkan 4,5 watt. Dalam hal kinerja per siklus, inti prime Huawei kira-kira setara dengan Arm Cortex-X2, desain tahun 2021. Sejujurnya, ini adalah rekayasa yang cukup terhormat. Namun, Apple M1 tahun 2020, dengan konsumsi daya yang serupa, memiliki kinerja per siklus sekitar 35% lebih cepat. Dan kini, kelompok terdepan jauh lebih unggul dibandingkan keduanya.

Jadi, N+3 memiliki keunggulan ringan dalam densitas dibandingkan N6 TSMC, tetapi N6 sudah merupakan node yang lama. Apple dan Qualcomm sudah memproduksi chip di N4 dan N3, yang lebih padat dan memiliki kurva tegangan-frekuensi jauh lebih baik. Chip berbasis N2 juga akan segera dirilis akhir tahun ini. Mereka memiliki lebih banyak transistor, dan setiap transistor dapat beralih lebih cepat dengan konsumsi daya lebih rendah. SMIC tampaknya mengejar dimensi yang salah. Jalur menjadi lebih tipis, densitas meningkat, tetapi fisika node tidak mengikuti.

Bandingkan N+3 dengan 18A terbaru dari Intel, perbedaannya menjadi lebih jelas. Secara teori, 18A dapat mencapai jarak logam M0 32 nanometer, sejajar dengan N+3. Namun di Panther Lake, Intel banyak menggunakan sel berperforma tinggi, sehingga jarak logam diperlebar menjadi 36 nanometer.

Berdasarkan tujuan desain, jarak M0 yang lebih longgar juga membawa keuntungan biaya dan yield karena mengurangi kompleksitas. Namun, syaratnya Anda memiliki kebebasan untuk memutuskan di mana dan bagaimana melakukan penskalaan, yang berarti judul "lebih halus daripada Intel" meskipun benar, tidak menggambarkan daya saing. Angka-angkanya memang benar, tetapi hal yang diukur tersebut tidak menentukan siapa yang menang.

Dalam hal kepadatan transistor, 18A jelas jauh mengungguli N+3, bahkan jika jarak logam sedikit lebih longgar. Karena seperti halnya chip bukan hanya tentang kepadatan, kepadatan juga bukan hanya tentang jarak logam M0. Daya listrik belakang memungkinkan Anda membuat jarak logam depan lebih kecil, karena koneksi daya masuk dari sisi belakang chip.

Lalu mengapa orang masih takut dengan Tiongkok? Karena tertinggal beberapa tahun berbeda dengan terjebak dan tidak bergerak sama sekali.

SMIC masih memiliki ruang untuk berkembang di DUV. Logam lapisan bawah yang lebih halus, seperti M0 yang hanya lapisan logam pertama, masih memiliki banyak lapisan setelahnya. Sel unit yang lebih pendek dan jarak gerbang yang lebih rapat. Secara teori, N+4 masa depan kira-kira bisa mengejar kepadatan setara N5 TSMC, sementara N+5 dengan daya belakang bisa mencapai kepadatan setara Intel 18A. Tapi sekali lagi, ini hanya tentang kepadatan—konsumsi daya dan kinerjanya tidak bisa mengejar.

Intinya, kesulitan bersifat kumulatif. Setiap optimasi secara terpisah tampak masuk akal, tetapi tanpa EUV untuk menggabungkan semuanya, setiap node baru menjadi lebih lambat, lebih mahal, dan lebih tidak toleran dibandingkan yang sebelumnya. Anda bisa terus memanjat dinding, tetapi dindingnya hanya akan semakin curam.

Pembatasan ekspor tidak menghentikan Tiongkok, hanya mengganti satu soal yang sedang dipecahkan Tiongkok.

Dan pengetahuan itu menyebar. SMIC diminta memberikan lisensi N+2 dan N+3 kepada pabrik wafer domestik lainnya. Jika pengalaman proses ini beralih ke accelerator AI, titik kelemahan bukan lagi pabrik wafer tertentu yang dapat disanksi, melainkan seluruh ekosistem.

Tinjauan singkat tentang node 7 nm N+3 SMIC. Tanpa EUV, belum ada daya belakang. Kompleksitas lebih tinggi, biaya lebih tinggi, kesenjangan efisiensi nyata. Dilihat dari setiap indikator penting di depan, Tiongkok belum mendekatkan jarak dengan TSMC, Intel, dan Samsung. Hal ini jelas terlihat di bawah mikroskop.

Namun, "ketinggalan di depan" dan "tidak penting" adalah dua hal yang berbeda. Jika chip buatan China cukup baik untuk digunakan di ponsel, inferensi, jaringan, atau bidang apa pun yang sensitif terhadap keamanan, maka itu sudah menang. China tidak perlu menjadi TSMC agar bermakna. Mereka hanya perlu cukup baik sehingga sama sekali tidak lagi membutuhkan TSMC.

Semua konten dalam video berasal dari STEEL: anotasi, analisis tingkat blok, dan potongan mikroskop elektron langsung melalui logika dan penyimpanan. Banyak hal dalam video yang tidak dijelaskan secara mendalam: proses lengkap, analisis material, pengukuran fin, dan pembongkaran paket. Yang ingin melihat analisis mendalam terhadap node terbaru SMIC, bisa membaca artikel pembongkaran dari SemiAnalysis, tautannya ada di deskripsi video.

Ini adalah laporan publik pertama STEEL, dan pasti akan ada lebih banyak lagi. Jika Anda menyukai konten semacam ini, silakan berlangganan. "Saya sangat ingin mendengar pendapat Anda tentang ini. Apakah cukup baik hingga tidak perlu lagi TSMC? Beri tahu saya di kolom komentar."

Dikumpulkan & disusun: Deep潮 TechFlow