HBM4 Mendefinisikan Ulang Perangkat Keras AI dengan Inovasi Tingkat Sistem

Seiring dengan terus meledaknya permintaan pelatihan dan inferensi model AI besar, bottleneck kinerja chip komputasi telah berpindah dari unit komputasi ke bandwidth penyimpanan, sehingga HBM (High Bandwidth Memory) menjadi kunci utama yang membatasi iterasi perangkat keras AI kelas atas. Di konferensi teknologi chip tingkat tinggi internasional HotChips 2026, dua pemimpin global di bidang penyimpanan, Samsung dan SK Hynix, secara bersama-sama mengungkapkan jalur evolusi teknologi HBM4 generasi berikutnya, yang memecahkan logika iterasi HBM yang telah lama digunakan oleh industri.

Dibandingkan dengan pendekatan sebelumnya yang hanya meningkatkan kecepatan DRAM dan jumlah lapisan stacking, arsitektur HBM4 generasi baru secara komprehensif beralih ke tiga arah inovasi: peningkatan proses logika Base Die, stacking 3D dengan hybrid bonding, dan packaging heterogen EMIB. Di belakang iterasi teknologi ini terdapat transformasi HBM dari perangkat penyimpanan tunggal menjadi sistem terpadu yang menggabungkan "penyimpanan + logika + packaging + IP + EDA".

Dalam siklus iterasi sebelumnya HBM3 dan HBM3E, logika peningkatan teknologi industri relatif tetap, dengan optimasi utama berfokus pada butir penyimpanan DRAM itu sendiri, melalui peningkatan laju transmisi per butir, penambahan jumlah lapisan tumpukan, serta optimasi struktur koneksi mikro-bump, untuk mencapai peningkatan bandwidth secara stabil. Dalam sistem ini, Base Die bagian bawah hanya berperan sebagai penerus sinyal sederhana, distribusi daya, dan bantuan pengujian, berfungsi sebagai jembatan sinyal pasif. Arsitektur proses secara jangka panjang tetap menggunakan proses turunan penyimpanan yang matang, tanpa perlu iterasi besar-besaran, sehingga hambatan teknis dan bottleneck kapasitas keseluruhan produk HBM sepenuhnya terkonsentrasi pada tahap manufaktur DRAM.

Namun, seiring dengan pertumbuhan eksponensial permintaan daya komputasi AI, efek marjinal dari model iteratif tradisional cepat berkurang. Dalam skenario bandwidth sangat tinggi, hanya meningkatkan kecepatan DRAM akan menimbulkan masalah serius seperti gangguan sinyal, lonjakan konsumsi daya, dan pergeseran timing; optimasi dua dimensi sudah tidak lagi mampu menyesuaikan beban komputasi sangat besar. Mengatasi tantangan industri ini, pada konferensi HotChips2026 kali ini, Samsung dan SK Hynix secara bersamaan memperkenalkan pendekatan teknis baru, menegaskan bahwa titik terobosan utama di era HBM4 bukan lagi pada chip memori, tetapi pada rekonstruksi sistemik Base Die di tingkat dasar.

Dua produsen utama telah menempuh jalur diferensiasi yang jelas dalam solusi teknologi. Dalam presentasi HotChips, Samsung mengungkap bahwa Base Die produk HBM4/HBM4E-nya menggunakan proses logika 4nm buatan sendiri, sementara CDie menggunakan node 1cDRAM, dengan kecepatan pin mencapai hingga 11,7 Gbps dan dapat ditingkatkan hingga 13 Gbps, memberikan bandwidth hingga 3,3 TB/s per stack. Melalui keunggulan transistor densitas tinggi pada proses logika, Base Die dapat mengintegrasikan sirkuit PHY berkinerja tinggi, modul koreksi sinyal, dan unit manajemen daya, secara signifikan mengoptimalkan integritas sinyal kecepatan tinggi serta menyelesaikan masalah ketidaksesuaian waktu pada bandwidth ultra-tinggi. Sejalan dengan itu, Samsung secara jelas mendesain arsitektur dengan menurunkan sebagian logika kontrol memori ke Base Die, secara efektif melepaskan ruang silikon di sisi GPU untuk memperluas unit komputasi.

SK Hynix menggunakan model iterasi berbasis pembagian tugas dan kolaborasi, memilih bekerja sama dengan TSMC, di mana Base Die menggunakan proses logika 12nm TSMC. Dibandingkan arsitektur logika sepenuhnya buatan sendiri dari Samsung, solusi SK Hynix lebih menekankan stabilitas produksi massal, dengan mengoptimalkan jaringan pasokan daya dan struktur konduksi panas Base Die agar sesuai dengan kebutuhan pendinginan dan beban pada arsitektur tumpukan ultra-tinggi hingga 12 lapisan bahkan 16 lapisan. Penempatan diferensial kedua pendekatan ini berarti arsitektur logika internal Base Die HBM4 tidak lagi seragam; produk dari berbagai produsen membentuk perbedaan alami dalam hal proses, kinerja, dan skenario adaptasi, yang menambahkan tantangan baru dalam penyesuaian rantai pasok dan iterasi desain chip.

Mengganti logika proses Base Die membawa berbagai manfaat. Proses logika memungkinkan kepadatan transistor yang lebih tinggi, meningkatkan integritas sinyal dan pengendalian konsumsi daya pada sirkuit PHY, sehingga mampu mendukung lebar I/O 2048 bit setelah HBM4 dilipatgandakan. Selain itu, luas chip yang tersisa pada Base Die memberikan ruang perangkat keras untuk komputasi dekat memori; HBM tidak lagi hanya berfungsi sebagai wadah data, tetapi dapat melakukan pra-pemrosesan data sederhana di dalam memori, mengurangi beban pemindahan data pada arsitektur von Neumann. Namun, harganya juga signifikan: HBM tidak lagi merupakan produk yang dapat sepenuhnya ditutup oleh pabrikan memori. Kapasitas produksi logika foundry, kemampuan desain IP, dan simulasi kolaboratif lintas proses semuanya menjadi kendala dalam produksi massal HBM. Produsen DRAM perlu berkolaborasi secara mendalam dengan pabrikan logika, siklus desain, verifikasi, dan produksi menjadi lebih panjang, serta kompleksitas rantai pasok meningkat dua kali lipat.

Sinyal kunci lain yang dirilis oleh HotChips2026 adalah bahwa jalur integrasi sistem HBM sedang menuju diversifikasi, CoWoS dari TSMC bukan lagi satu-satunya solusi, solusi packaging hibrida memasuki panggung, sekaligus teknologi bonding internal stacking bertransisi menuju stacking 3D dengan hybrid bonding.

SK Hynix dalam presentasinya mengonfirmasi sedang mengevaluasi teknologi EMIB (Embedded Multi-Die Interconnect Bridge) dari Intel untuk integrasi sistem 2.5D antara HBM4 dan chip komputasi. Integrasi tradisional CoWoS mengandalkan substrat silikon luas utuh untuk menghubungkan semua sinyal antara GPU dan HBM, memiliki performa unggul, tetapi biaya substrat sangat tinggi dan terbatas oleh ukuran mask lithography, sehingga sulit memperluas kapasitas produksi. Kapasitas global CoWoS secara konsisten mengalami kekurangan pasokan, dengan pelanggan utama terlebih dahulu mengamankan kapasitas, sementara produsen lain harus antri lama untuk mendapatkan akses jalur produksi. EMIB meninggalkan substrat silikon utuh dan hanya menanamkan jembatan silikon mikro di area lokal di mana chip berinteraksi, sementara sebagian besar jalur pemasangan ditangani oleh substrat organik, dengan jembatan silikon lokal yang bertugas mentransmisikan sinyal berkepadatan tinggi dan berkecepatan tinggi. Solusi ini dapat menurunkan biaya packaging, melewati batasan ukuran mask, dan memungkinkan integrasi multi-chip dalam skala lebih besar. Google TPU telah memasukkan EMIB ke dalam daftar opsi untuk solusi generasi mendatang.

Namun, EMIB tidak berarti penggantian langsung terhadap CoWoS. Jembatan silikon lokal EMIB masih memiliki kesenjangan dalam kerugian sinyal dan integritas daya dibandingkan dengan中介层 silikon penuh dalam skenario sinyal kepadatan sangat tinggi. Posisi SK Hynix adalah menjadikan EMIB sebagai jalur pelengkap penting, bukan pengganti total. Chip pelatihan kelas atas tetap akan terus menggunakan CoWoS, sementara inferensi kelas menengah-atas dan akselerator berdaya komputasi besar dapat menggunakan solusi EMIB untuk meredakan tekanan kapasitas pengepakan, menciptakan situasi dua jalur yang berjalan paralel.

Sementara itu, teknologi ikatan di dalam stack HBM, yaitu antara lapisan-lapisan DRAM Die, sedang berada dalam periode transisi dari MRMUF ke hybrid bonding. Pada versi produksi massal HBM4 saat ini, solusi ikatan panas MRMUF dan TCNCF masih dominan, yang mengandalkan microbumps untuk interkoneksi antar lapisan. Namun, seiring jumlah lapisan stack yang meningkat hingga 16 lapis, jarak microbumps, resistansi termal, dan konsumsi daya secara bertahap mencapai batas fisiknya. Hybrid bonding dibandingkan dengan proses MRMUF tidak hanya mampu meningkatkan ketebalan chip inti sebesar 24%, mengurangi jarak TSV menjadi di bawah 18 mikrometer, tetapi juga secara signifikan menurunkan resistansi termal hingga 35% sambil menambah jumlah lapisan stack. Teknologi ini diperkirakan pertama kali diterapkan pada HBM5, untuk stack ultra-tinggi 16 hingga 20 lapis atau lebih.

Namun, hybrid bonding saat ini masih berada dalam tahap verifikasi produksi kecil, dengan tantangan dalam pengendalian yield, biaya peralatan, dan penanganan wafer tipis; tidak akan diadopsi secara massal pada 2026, dan industri secara umum memperkirakan skala besar hybrid bonding akan terwujud pada iterasi HBM4E dan generasi HBM5 pada tahun 2027–2028.

Ini juga menciptakan bentuk transisi teknis yang sangat khusus dalam industri HBM saat ini: produk HBM4 generasi baru, integrasi sistem eksternal memulai eksplorasi diversifikasi packaging heterogen EMIB untuk meredakan tekanan kapasitas packaging高端; stacking DRAM internal tetap mempertahankan proses hot pressing MRMUF yang matang untuk menjamin stabilitas produksi massal, sementara hybrid bonding hanya dilakukan sebagai persiapan pra-penelitian. Berbagai jalur teknologi dipromosikan secara bersamaan, dengan proses lama dan baru berdampingan, sehingga secara signifikan memperbesar ketidakpastian dalam pemilihan teknologi HBM4 pada tahap ini.

Selain itu, manajemen panas secara resmi menjadi titik kritis yang tak terhindarkan dalam HBM dengan stacking sangat tinggi. Arsitektur stacking 16 lapis membuat beban panas keseluruhan HBM meningkat drastis, akumulasi panas secara langsung menyebabkan penurunan frekuensi bandwidth dan ketidakmampuan performa berjalan penuh. Untuk mengatasi masalah ini, kedua produsen telah menghadirkan solusi diferensiasi: SK Hynix meluncurkan solusi IHBM dengan komponen konduktif panas terintegrasi, dengan memasukkan komponen pendingin yang memiliki konduktivitas termal tinggi dan isolasi listrik di area D2D PHY HBM, membangun jalur pendingin khusus yang mampu mengurangi resistansi termal lebih dari 30%, meningkatkan stabilitas sistem; sementara Samsung merencanakan desain jalur pendingin tembaga untuk produk HBM5 jangka panjang, memecahkan masalah pendinginan pada stacking sangat tinggi dari segi struktur perangkat keras. Dapat dipastikan bahwa batas performa produk HBM stacking tinggi di masa depan tidak lagi ditentukan semata oleh parameter bandwidth dan kecepatan, tetapi secara langsung ditentukan oleh kemampuan manajemen panas.

Saat ini, hambatan inti HBM4 tidak lagi hanya pada manufaktur dan pengemasan, tetapi telah meluas ke dua aspek kekuatan lunak: IP kecepatan tinggi dan rantai alat EDA heterogen, menjadi titik kritis yang paling mudah diabaikan namun paling penting dalam industri saat ini. Dengan kecepatan antarmuka HBM4 yang melewati 9 Gbps dan lebar IO yang dilipatgandakan, kompleksitas desain PHY kecepatan tinggi dan IP antarmuka SerDes meningkat secara eksponensial.

IP kecepatan tinggi bukan sekadar desain sirkuit sederhana, melainkan memerlukan adaptasi mendalam terhadap karakteristik partikel DRAM, arsitektur logika Base Die, dan struktur penataan jalur paket, serta simulasi dan penyesuaian bersama terhadap integritas sinyal dan integritas daya. Saat ini, sumber daya IP kecepatan tinggi HBM4 yang sudah matang dan diproduksi secara massal sangat terkonsentrasi; beberapa produsen utama luar negeri yang telah mengakumulasi pengalaman bertahun-tahun dalam proses produksi chip mendominasi pasar IP pendukung untuk chip komputasi utama. Bagi perusahaan desain komputasi menengah-kecil dan produsen rantai pasokan baru, ketidakmampuan untuk memperoleh IP kecepatan tinggi yang matang berarti tidak dapat beradaptasi dengan arsitektur HBM4, sehingga secara langsung menciptakan hambatan masuk industri yang ketat.

Sementara itu, kelemahan dalam rantai alat EDA heterogen 3D semakin memperbesar kesulitan penerapan HBM4. HBM4 merupakan sistem heterogen integrasi multi-proses dan multi-die yang khas, di mana basis logika, tumpukan memori, dan封装 silikon bridge/interposer termasuk dalam sistem proses yang berbeda; alat EDA tradisional dua dimensi terpisah tidak mampu melakukan simulasi kolaboratif lintas-die dan lintas-proses. Dalam skenario tumpukan tiga dimensi, efek listrik, termal, dan mekanis saling terkait; penyimpangan simulasi pada satu tahap saja dapat menyebabkan kegagalan konvergensi desain keseluruhan.

Proses desain utama industri saat ini mengalami masalah pemisahan yang jelas: desain logika frontend, implementasi fisik mid-end, dan enkapsulasi data simulasi backend tidak dapat saling terhubung atau digunakan ulang, sehingga biaya iterasi sangat tinggi. HotChips2026 secara jelas menunjukkan bahwa penerapan skala besar HBM4 sangat bergantung pada rantai alat desain terpadu 3DIC, yang memungkinkan sinkronisasi penuh dari desain, proses, enkapsulasi, hingga simulasi multi-fisika. Kemampuan adaptasi alat EDA dan kompatibilitas debugging IP kecepatan tinggi secara langsung menentukan tingkat yield produksi dan batas performa HBM4, serta merupakan hambatan teknis utama yang sulit dilampaui oleh produsen menengah-kecil saat ini.

Secara keseluruhan, konferensi kali ini secara komprehensif menggambarkan jalur evolusi baru untuk industri HBM: meninggalkan model iterasi perangkat keras titik tunggal tradisional, dan memasuki era persaingan sistem di mana arsitektur, pengemasan, proses, serta ekosistem perangkat lunak dan perangkat keras saling meningkat secara sinergis. Jalur teknologi diferensiasi Samsung dan SK Hynix telah menghancurkan tatanan standarisasi jangka panjang industri; koeksistensi jangka panjang antara proses lama dan baru, lapisan teknologi berbasis skenario, serta penentuan keunggulan sistem akan menjadi norma perkembangan utama dalam lintasan HBM selama 2-3 tahun ke depan, mengubah aturan persaingan dalam industri penyimpanan AI.

Artikel ini berasal dari akun WeChat "Semiconductor Industry纵横" (ID: ICViews), penulis: Zi Hao