Huawei révèle sa voie vers des puces de 1,4 nm d'ici 2031 — sans lithographie EUV d'ASML. 🧵 Lors de l'IEEE ISCAS 2026, Huawei a présenté la loi d'échelle Tau (τ) et l'architecture LogicFolding. Au lieu du rétrécissement géométrique traditionnel, ce cadre empile verticalement la logique pour réduire fortement le retard de transmission et maximiser la densité de transistors. L'architecture fait ses débuts cet automne dans les processeurs Kirin de prochaine génération. Huawei indique avoir déjà produit en masse discrètement 381 modèles de puces sous les sanctions d'exportation américaines au cours des six dernières années, avec pour objectif une équivalence de processus de 1,4 nm d'ici 2031. Source : Tom's Hardware