Huawei revela su camino hacia chips de 1,4 nm para 2031—sin litografía EUV de ASML. 🧵 En IEEE ISCAS 2026, Huawei presentó la Ley de Escalado Tau (τ) y la arquitectura LogicFolding. En lugar del encogimiento geométrico tradicional, el marco apila la circuitería lógica verticalmente para reducir drásticamente el retraso de transmisión y maximizar la densidad de transistores. La arquitectura se estrena este otoño en los procesadores Kirin de próxima generación. Huawei señala que ya ha producido en masa silenciosamente 381 modelos de chips bajo las restricciones de exportación de EE.UU. durante los últimos 6 años, con el objetivo de lograr una equivalencia de proceso de clase 1,4 nm para 2031. Fuente: Tom's Hardware