TSMC seguirá utilizando microbump convencional en lugar de unión híbrida para el empaquetado de HBM por ahora, asignando a sus proveedores el desarrollo de 5μm Se espera que TSMC, de Taiwán, continúe utilizando la tecnología convencional de microbump, en lugar de la unión híbrida, para el empaquetado avanzado que conecta la memoria de alto ancho de banda (HBM) con aceleradores de IA por el momento. Dado el ciclo de desarrollo de los materiales relacionados, se espera que los microbumps de paso más fino sigan utilizándose durante las etapas finales de HBM4 y en la fase inicial de HBM5. Según fuentes de la industria de materiales el 2 de septiembre, TSMC ha solicitado a sus socios de materiales y equipos que desarrollen soluciones de unión y relleno bajo para microbumps de aproximadamente 5 micrómetros (μm). En otras palabras, TSMC desea que los microbumps actualmente utilizados en el empaquetado avanzado se vuelvan aún más cortos y finos. Los proveedores coreanos y japoneses ya han comenzado el desarrollo, y se estima que la producción en masa de microbumps de clase 5μm comenzará en la segunda mitad de 2028. Actualmente, las alturas de los bump son aproximadamente 15–25μm para HBM extendido de tercera generación (HBM3E), mientras que HBM4 se acerca a unos 10μm. Los proveedores japoneses de materiales han indicado previamente que tienen dificultades para garantizar la calidad por debajo de 15μm. Un bump de 5μm estaría por debajo del umbral actual de calificación. La razón para hacer los bump más cortos y finos es el límite de altura del cubo HBM y la necesidad de una mayor densidad de interconexiones. Según las especificaciones JEDEC, la altura máxima de la pila HBM es de 775μm. El número de conexiones I/O sigue aumentando, pero la pila total debe mantenerse dentro de este límite de altura. En el empaquetado avanzado CoWoS de TSMC, la GPU y la pila HBM —ya ensambladas por el proveedor de memoria— se montan sobre un interconector de silicio mediante microbumps. La apilación de 16 chips DRAM se realiza dentro del paquete HBM por empresas como SK hynix y Samsung Electronics, no por TSMC. Sin embargo, a medida que aumenta el número de interconexiones en el lado del acelerador, los microbumps utilizados para montar los dispositivos en CoWoS también deben volverse más cortos y más densamente empaquetados. Las primeras y segundas generaciones de HBM utilizaron bump de soldadura relativamente grandes. A medida que aumentó el número de chips apilados y conexiones I/O, los microbumps se convirtieron en el enfoque dominante alrededor de la generación HBM3. SK hynix ha utilizado su proceso MR-MUF, en el que se aplica relleno líquido después del reflujo masivo, mientras que Samsung Electronics ha utilizado TC-NCF, que coloca un relleno tipo película entre los chips antes del enlace termocompresivo. La unión híbrida ha sido discutida como el siguiente paso. Al eliminar los bump y unir directamente las pastillas de cobre, la interconexión puede hacerse más delgada y significativamente más densa. TSMC ya utiliza esta tecnología, bajo la plataforma SoIC, para apilar chips lógicos. Sin embargo, HBM aún se adjunta al interconector mediante microbumps. La industria ha sido reacia a abandonar un proceso ya probado en términos de rendimiento, inspección y fabricación a gran escala. A escala de 5μm, los fabricantes deben resolver simultáneamente problemas relacionados con relleno sin vacíos, flujo residual y alineación de unión. Dado el nivel de dificultad, TSMC parece haber distribuido diferentes tareas de desarrollo entre sus socios de materiales y equipos. La dirección dentro de la propia pila HBM es similar. En Hot Chips 2026 el mes pasado, SK hynix indicó una hoja de ruta según la cual continuaría utilizando MR-MUF basado en microbump hasta HBM4 y HBM4E, en lugar de adoptar la unión híbrida. La unión directa se posicionó como una tecnología para HBM5 y para pilas que excedan 20 chips. Los observadores industriales creen que la decisión de JEDEC de aumentar la altura máxima de la pila HBM de 720μm a 775μm ha proporcionado margen adicional para extender el uso de microbumps. Una fuente de la industria de materiales dijo: “La solicitud de TSMC para desarrollar microbumps más finos puede interpretarse como una señal de que, para esta generación, pretende utilizar microbumps de menor perfil en lugar de pasar a la unión directa”. La fuente agregó: “Ya se han desarrollado microbumps por debajo de 15μm, pero garantizar su calidad sigue siendo difícil. El desafío clave no es tanto el bump en sí, sino desarrollar una solución de relleno que pueda soportar y calificarlo confiablemente”.