TSMC lidera el campo de la óptica empaquetada en el数据中心 (CPO), y Broadcom y NVIDIA ya han enviado muestras o entregado interruptores CPO basados en la tecnología de TSMC a sus clientes.Autor y fuente del artículo: Wall Street Journal
En la competencia actual de "óptica empaquetada conjuntamente (CPO)" en los centros de datos, TSMC ha obtenido una ventaja gracias al progreso de los productos de Broadcom y NVIDIA. Mientras tanto, Samsung podría estar apostando por la próxima fase.
El 12 de julio, la institución PhotonCap publicó un artículo de investigación de campo indicando que el CPO orientado a conmutadores ha pasado oficialmente de la validación técnica a la fase de implementación por clientes.
La capacidad de TSMC en fabricación y empaquetado avanzado en este segmento ya ha sido validada por los primeros proyectos comerciales de primer nivel. Sin embargo, el campo de batalla futuro será mucho más complejo que el actual intercambiador CPO.
Cuando la I/O óptica (interfaz de interconexión óptica) se adentra en el paquete donde se encuentran los chips de cómputo heterogéneo (XPU) y la memoria de alto ancho de banda (HBM), quien domine el diseño conjunto de estos tres elementos redefinirá las dimensiones de la competencia en toda la industria.
El vicepresidente senior de Samsung Electronics, Won-Kyoung Choi, propuso el 9 de julio en Nano Korea que la empresa está desarrollando un paquete avanzado 2.xD destinado a integrar HBM, chips lógicos y chips de fotónica de silicio en un solo paquete. Esta dirección apunta hacia la I/O óptica para el paquete de cómputo de IA del futuro.
Actualmente, TSMC lidera el "CPO de conmutadores"
En el mercado actual de CPO, TSMC es el líder indiscutible.
La investigación muestra que Broadcom ya ha enviado muestras de su switch Ethernet CPO de 102.4 Tbps basado en la plataforma COUPE (Compact Universal Photonic Engine) de TSMC a clientes tempranos.
Al mismo tiempo, los conmutadores cuánticos Quantum-X de NVIDIA ya han comenzado a enviarse, y los conmutadores de fotones Spectrum-X Ethernet ya están en fase de producción, con los primeros adoptadores incluyendo a CoreWeave, Lambda y Oracle.
El punto en común de esta generación de productos es que el motor óptico se implementa cerca del ASIC del conmutador. Su base de fabricación principal es la madura tecnología de fotónica en silicio de TSMC y su capacidad de apilamiento SoIC 3D.
Bajo esta arquitectura, la competencia se centra en el apilamiento y la unión de circuitos integrados fotónicos (PIC) y circuitos integrados electrónicos (EIC), así como en su integración con el paquete del conmutador. En esta etapa, HBM no es un componente necesario.
En comparación, la hoja de ruta de Samsung para su solución CPO "llave en mano" tiene como objetivo el año 2029. Si se mide según el volumen de envíos de CPO para conmutadores y la validación de clientes actuales, Samsung aún no ha alcanzado el ritmo comercial de TSMC.
La ansiedad por el consumo de energía impulsa a los motores ópticos a acercarse a los chips de cómputo
La razón principal por la que la I/O óptica debe migrar desde el nivel de placa (board-level) hacia el interior del paquete es el consumo energético.
Los materiales de exhibición preparados por Samsung Foundry para OECC 2026 revelan un paso clave:
- Cuando los módulos ópticos intercambiables se implementan a nivel de placa, el consumo energético por bit es de aproximadamente 10 pJ;
- Cuando el motor óptico se coloca en la sustrato cerca del conmutador, el consumo de energía se reduce a aproximadamente 5 pJ;
- Si la I/O óptica se profundiza aún más en la capa intermedia (interposer) cerca del XPU, el consumo energético puede reducirse drásticamente hasta aproximadamente 2 pJ.
La lógica central de este cambio es "reducir la distancia de transmisión de señales eléctricas". Cuanto más cerca esté el motor óptico del chip de cálculo, más corta será la conexión eléctrica, y por lo tanto, se requerirá menos regulación de la señal para compensar las pérdidas en las pistas de la placa y los conectores.
Por lo tanto, el empaquetado avanzado se convierte en el eslabón clave para transformar la "ventaja de consumo físico" en una "ventaja comercial del producto". Esto no significa que el CPO eliminará inmediatamente los módulos ópticos intercambiables; ambos coexistirán a largo plazo en diferentes distancias de transmisión y presupuestos de consumo.
Pero las predicciones de datos de Samsung revelan una tendencia: el mercado óptico extraíble crece anualmente más del 25%, mientras que el mercado CPO crece más del 150% anualmente. El capital y los recursos de I+D están fluyendo frenéticamente hacia arquitecturas ópticas de alta integración.
Dos arquitecturas CPO, la competencia desalineada entre Samsung y TSMC
Confundir el “CPO del conmutador” con el “I/O óptico XPU-HBM” subestima gravemente la complejidad de la próxima fase de la competencia. En realidad, se trata de dos arquitecturas completamente diferentes:
El primer tipo es el "CPO de conmutador", actualmente dominante. El motor óptico se coloca junto al ASIC del conmutador, y los productos de Broadcom y NVIDIA pertenecen a esta categoría. Resuelve los problemas de consumo de energía y integridad de la señal en escenarios de conmutación de alto ancho de banda. La ventaja competitiva de TSMC radica en la tecnología de fotónica sobre silicio, la unión avanzada y la integración del paquete del conmutador.
El segundo tipo es el paquete de I/O óptico para el sistema XPU-HBM. Su estructura consiste en configurar simultáneamente el XPU (o GPU), el HBM y el motor óptico que incluye el PIC y el EIC sobre la interfaz. En este caso, la I/O óptica ya no es un componente periférico del conmutador, sino que se convierte verdaderamente en parte del "paquete de cómputo".
El paquete avanzado 2.xD propuesto recientemente por ejecutivos de Samsung está dirigido precisamente a esta dirección. Esta solución planea integrar HBM, chips lógicos y chips de fotónica de silicio en el mismo paquete, y expandir la capacidad del paquete del sistema mediante una capa de reconfiguración a nivel de panel (RDL), para hacer frente a la demanda de ancho de banda masivo de los centros de datos de IA.
Para los inversores, la lógica de competencia entre estas dos arquitecturas es completamente diferente: la primera pone a prueba una sola tecnología de fabricación y empaquetado; la segunda requiere una optimización conjunta profunda entre cálculo, memoria, óptica y empaquetado desde las etapas iniciales del diseño.
La carta oculta de Samsung y las limitaciones prácticas de la tasa de rendimiento de múltiples chips
La mayor ventaja diferenciadora potencial de Samsung radica en su modelo de negocio "trípode", que cuenta simultáneamente con HBM, fabricación de chips lógicos y plataforma de fotónica de silicio.
TSMC, aunque posee capacidades líderes en fabricación lógica, tecnología de fotónica en silicio y empaquetado CoWoS, no produce HBM por sí misma.
Samsung ya ha logrado conectar HBM con su capacidad de fabricación de obleas mediante el chip base SF4 y ha establecido su propia plataforma de silicio fotónico. Esto significa que, teóricamente, Samsung puede realizar el diseño conjunto y coordinado de la interfaz HBM, I/O lógico, motor óptico y gestión térmica internamente, sin depender de los proveedores externos de memoria.
2.xD enfrenta una prueba extremadamente exigente de "rendimiento de múltiples chips". Cuando el chip lógico, HBM, PIC, EIC y el intermediario se integran en el mismo paquete, cualquier fallo en un componente hace que todo el paquete costoso se desechen.
El aumento en la cantidad de chips, la expansión del área de empaquetado y la mayor complejidad de las conexiones están multiplicando la presión sobre el rendimiento y los riesgos de costos.
Al mismo tiempo, los competidores no se quedan quietos. TSMC está avanzando en la integración de COUPE con el paquete CoWoS, conectándose a HBM a través de un ecosistema externo maduro.
Por otro lado, el gigante de almacenamiento SK Hynix también está impulsando intensamente su capacidad de empaquetado avanzado; su fábrica de empaquetado avanzado en Indiana, EE. UU., con una inversión de 3.870 millones de dólares, comenzará la producción en masa en 2028 y ya ha incorporado la tecnología CPO en su cartera de investigación y desarrollo de sistemas de memoria.
La colaboración transversal en óptica, memoria y empaquetado se está convirtiendo en un punto de enfoque común para toda la cadena de valor.
La orden es el único criterio para determinar el resultado
TSMC ganó la primera ronda del CPO del conmutador, con una ventaja basada en muestras reales enviadas a clientes, envíos de productos y avances en la producción en masa.
Samsung, por su parte, está apostando por la próxima batalla: intentando aprovechar su capacidad de integración vertical en HBM, lógica y fotónica de silicio para superar a la competencia en el ámbito del empaquetado de cálculo para IA.
Pero el mercado no debe equiparar la "hoja de ruta técnica" con la "ventaja competitiva".
Durante los próximos 12 meses, la única señal más valiosa para seguir en la industria es: ¿aparecerá en el mercado un pedido de diseño de un cliente identificado que exija explícitamente que HBM, chips lógicos y I/O óptico se integren en el mismo paquete y sean fabricados por Samsung?
Si se materializa este pedido, el "trípode" de Samsung se convertirá de un activo en papel en una verdadera herramienta comercial.
Si la entrega se retrasa demasiado, la ruta flexible construida por TSMC mediante su tecnología líder y el ecosistema externo de HBM seguirá siendo la opción más segura para los gigantes de la IA.