এখনও এইচবিএম প্যাকেজিংয়ের জন্য টিএসএমসি হাইব্রিড বন্ডিংয়ের পরিবর্তে মাইক্রোবাম্প ব্যবহার করতে থাকবে, এবং 5μm ডেভেলপমেন্টের জন্য সরবরাহকারীদের দায়িত্ব দেওয়া হয়েছে। তাইওয়ানের টিএসএমসি এখনও এআই অ্যাক্সেলারেটরগুলির সাথে হাই-ব্যান্ডউইথ মেমোরি (এইচবিএম) সংযুক্ত করার জন্য উন্নত প্যাকেজিংয়ে হাইব্রিড বন্ডিংয়ের পরিবর্তে প্রচলিত মাইক্রোবাম্প প্রযুক্তি ব্যবহার করতে থাকবে। সংশ্লিষ্ট উপকরণগুলির বিকাশ চক্রের কারণে, সূক্ষ্মতর-পিচের মাইক্রোবাম্পগুলি HBM4-এর পরবর্তী পর্যায়ে এবং HBM5-এর প্রাথমিক পর্যায়েও ব্যবহৃত হতে থাকবে। সেপ্টেম্বর 2-এ উপকরণ শিল্পের উৎসগুলির মতে, টিএসএমসি তার উপকরণ ও সরঞ্জাম অংশীদারদের 5-মাইক্রোমিটার (μm)-ক্লাসের বাম্পের জন্য বন্ডিং এবং আন্ডারফিল সমাধান বিকাশের জন্য অনুরোধ জানিয়েছে। অন্যভাবে বলা যায়, টিএসএমসি চায় যে উন্নত প্যাকেজিংয়ে বর্তমানে ব্যবহৃত মাইক্রোবাম্পগুলি আরও ছোট এবং সূক্ষ্মতর হোক। দক্ষিণ কোরিয়ান এবং জাপানি সরবরাহকারীদের এখন 5μm-ক্লাসের বাম্পের বিকাশের কাজ শুরু করেছে, 5μm-ক্লাসের বাম্পগুলির ভরজন্মন 2028-এর দ্বিতীয়ার্ধের মধ্যে শুরু হওয়ার আশা। বর্তমানে, HBM3E-এর (তৃতীয়-প্রজন্মের HBM)জন্য, 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 15–25μm-এর 160000000000000000000000000000000000000000000000000000000000000000000000000000000000000 HBM4, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E, HBM3E HBM4 is approaching roughly 10μm. Japanese materials suppliers have previously said they have difficulty guaranteeing quality below 15μm. A 5μm bump would therefore fall well below the current qualification threshold. The reason for making the bumps shorter and finer is the height limit of the HBM cube and the need for higher interconnect density. Under JEDEC specifications, the maximum HBM stack height is 775μm. The number of I/O connections continues to increase, but the overall stack must remain within this height limit. In TSMC’s advanced CoWoS packaging, the GPU and the HBM stack—already assembled by the memory supplier—are mounted onto a silicon interposer using microbumps. The stacking of 16 DRAM dies itself is performed within the HBM package by companies such as SK hynix and Samsung Electronics, rather than by TSMC. However, as the number of interconnects on the accelerator side increases, the microbumps used to mount the devices in CoWoS also need to become shorter and more densely packed. First- and second-generation HBM used relatively large solder bumps. As the number of stacked dies and I/O connections increased, microbumps became the mainstream approach around the HBM3 generation. SK hynix has used its MR-MUF process, in which liquid underfill is applied after mass reflow, while Samsung Electronics has used TC-NCF, which places a film-type underfill between the dies before thermocompression bonding. Hybrid bonding has been discussed as the next step. By eliminating bumps and directly bonding copper pads, the interconnect can be made thinner and significantly denser. TSMC already uses this technology, under the SoIC platform, for stacking logic chips. However, HBM is still attached to the interposer using microbumps. The industry has been reluctant to abandon a process that is already proven in terms of yield, inspection, and high-volume manufacturing. At the 5μm scale, manufacturers must simultaneously solve issues involving void-free underfill, residual flux, and bonding alignment. Given the level of difficulty, TSMC appears to have distributed different development tasks across its materials and equipment partners. The direction within the HBM stack itself is similar. At Hot Chips 2026 last month, SK hynix indicated a roadmap under which it would continue using microbump-based MR-MUF through HBM4 and HBM4E, rather than adopting hybrid bonding. Direct bonding was positioned as a technology for HBM5 and for stacks exceeding 20 dies. Industry observers believe JEDEC’s decision to raise the maximum HBM stack height from 720μm to 775μm has provided additional headroom to extend the use of microbumps. A materials industry source said, “TSMC’s request to develop finer microbumps can be interpreted as a signal that, for this generation, it intends to use lower-profile microbumps rather than move to direct bonding.” The source added, “Microbumps below 15μm have already been developed, but guaranteeing their quality remains difficult. The key challenge is not so much the bump itself, but developing an underfill solution that can reliably support and qualify it.”