গত ৬০ বছর ধরে সেমিকন্ডাক্টর শিল্প ট্রানজিস্টরের আকার ছোট করে (মুরের আইন) এগিয়ে চলেছে, যার ফলে এটি ক্রমাগত ছোট, ঘন এবং কম খরচে উৎপাদিত হচ্ছে।
কিন্তু এখন এই পথে এগিয়ে যাওয়া সম্ভব নয়:
- 7nm-এর নিচের প্রসেস প্রযুক্তির লাভ হঠাৎ কমে গেছে
- লিথোগ্রাফি মেশিনের খরচ অত্যন্ত ব্যয়বহুল
- অগ্রগতি প্রক্রিয়ায় একটি চিপের ডিজাইন খরচ 10 বিলিয়ন ডলারের বেশি
- একক ট্রানজিস্টরের খরচ কমছে না, বরং বাড়ছে
হুয়াওয়ে সেমিকন্ডাক্টর দল 6 বছর এবং 381টি প্রোডাকশন চিপের মাধ্যমে একটি নতুন দিক যাচাই করেছে:
আকার নয়, সময় নিয়ে প্রতিযোগিতা করুন।
τ স্কেলিং তত্ত্ব প্রস্তাব করুন:
সময়কে কেন্দ্রীয় অপ্টিমাইজেশন মেট্রিক হিসাবে বিবেচনা করুন, ট্রানজিস্টর সুইচিং (পিকোসেকেন্ড) থেকে ডেটা সেন্টার টাস্ক (সেকেন্ড) পর্যন্ত 12 টি স্কেল জুড়ে সম্পূর্ণ লিঙ্কে ফিচার সময় τ কমিয়ে আনুন।
সহজ কথায়:
আগে কে ছোট তা নিয়ে প্রতিযোগিতা ছিল, এখন কে দ্রুততর, কম ল্যাটেন্সি এবং বেশি দক্ষতা নিয়ে প্রতিযোগিতা করছে।
এক, τ স্কেলিং মানে কী?
τ হল প্রতিটি স্তরের দেরি / সময় ধ্রুবক, চারটি স্তরে:
- Transistor: Switching Speed
- সার্কিট: সংকেত প্রেরণের দেরি
- চিপ: গণনা, মেমোরি অ্যাক্সেস লেটেন্সি
- সিস্টেম: এন্ড-টু-এন্ড কমিউনিকেশন সিঙ্ক্রোনাইজেশন টাইম
লক্ষ্য হলো সমস্ত স্ট্যাককে একসাথে τ-এ চাপ দেওয়া, প্রক্রিয়া, সার্কিট, আর্কিটেকচার এবং সিস্টেম একই সূচক ব্যবহার করে অপ্টিমাইজ করা, আর পৃথকভাবে কাজ করা বন্ধ করা।
দ্বিতীয়, মোবাইল অ্যাপে বাস্তবায়ন: LogicFolding (লজিক ফোল্ডিং)
প্রক্রিয়া আপগ্রেড না করে চিপগুলিকে উল্লম্বভাবে স্তরায়িত করুন, এবং অতি সূক্ষ্ম মিশ্রিত বন্ধন ব্যবহার করে কী পথগুলিকে একাধিক স্তরে বিভক্ত করুন, যা চিপের জন্য “তলা যোগ” করার সমতুল্য।
- ট্রানজিস্টর ঘনত্ব: এক প্রজন্মে 155→238 মিলিয়ন/বর্গ মিলিমিটার, 55% বৃদ্ধি
- শক্তি দক্ষতা: 41% বৃদ্ধি, ক্লক স্পিড প্রায় 13% বৃদ্ধি
- SRAM ফ্রিক�োয়েন্সি: 40% এর বেশি বৃদ্ধি
- কিন সিরিজের ক্লক স্পিড ২০২৬ সালে ৩.১ গিগাহার্টজে পৌঁছাবে, ২০২৯ সালের লক্ষ্য ৪ গিগাহার্টজ
তিন, এআই ডেটা সেন্টার স্থাপন: সম্পূর্ণ লিঙ্কে লেটেন্সি কমানো
এআই ক্লাস্টারের 80% শক্তি খরচ এবং 70% খরচ ডেটা স্থানান্তরে ব্যয় হয়, মূল বিষয় হল যোগাযোগের সময় কমানো।
ইউনিফাইড বাস
মাল্টি-লেয়ার প্রোটোকল বাতিল করে, রিমোট অ্যাক্সেস ল্যাটেন্সি কয়েক দশক মাইক্রোসেকেন্ড থেকে প্রায় 100 ন্যানোসেকেন্ডে কমিয়ে আনা হয়েছে, যা 500 গুণ দ্রুত।
2. হাই-ওন লাইট ইন্টারকানেকশন
একক মডিউল 8 টেরাবিট/সেকেন্ড, তামা তার থেকে অপটিক্যাল ফাইবারে পরিবর্তন, দূরত্ব 1 মিটার থেকে বাড়িয়ে 100 মিটার করা হয়েছে, যা লাখ কার্ড ক্লাস্টারের সাথে সামঞ্জস্যপূর্ণ।
3. 3D ভাঁজ
2.5D প্যাকেজিংয়ের “ক্ষেত্রফল দ্রুত বাড়ছে, ইন্টারফেস অনুসরণ করতে পারছে না” সমস্যা সমাধান করতে, মেমোরি, পাওয়ার সরবরাহ এবং অপটিক্যাল পোর্টগুলিকে উল্লম্ব পৃষ্ঠে স্থানান্তরিত করুন এবং ক্যালকুলেশন ক্ষমতার সাথে সমানভাবে স্কেল করুন।
- পূর্বানুমান: 2035 সালের মধ্যে এআই হার্ডওয়্যারের একীকরণ 100 গুণ বৃদ্ধি পাবে
চতুর্থ: লজিক এবং মেমোরি পুনর্মিলন
প্রাথমিক সময়ে সিপিইউ এবং মেমোরি আলাদাভাবে বিকশিত হয়েছিল, কিন্তু এখন এআই যুগে ডেটা স্থানান্তর গণনার চেয়ে বেশি গুরুত্বপূর্ণ, তাই মেমোরি এবং লজিককে ঘনিষ্ঠভাবে 3D একীভূত করা প্রয়োজন, যার ফলে শিল্প সংস্থানের ক্ষমতা মেমোরি এবং প্যাকেজিংয়ের দিকে সরে যাচ্ছে।
পাঁচ, বাকি চ্যালেঞ্জগুলি
- EDA টুলগুলি 3D স্ট্যাকড ডিজাইনের জন্য অ্যাডাপ্ট করা প্রয়োজন
- ওয়েফার মধ্যে প্রক্রিয়া পার্থক্য এবং ভার্টিক্যাল ইন্টারকানেকশন ক্ষতি অপ্টিমাইজ করতে হবে
- নতুন শক্তি দক্ষতা, বেঞ্চমার্ক মানের সাথে সামঞ্জস্য রাখুন
প্রতিবেদন
মোরের আইনের আকার যুগ শেষ হয়েছে, সময় স্কেলিং যুগ শুরু হয়েছে।
সবচেয়ে উন্নত লিথোগ্রাফি মেশিনের উপর জোর দেওয়ার প্রয়োজন নেই, 3D স্ট্যাকিং, সিস্টেম আর্কিটেকচার এবং ইন্টারকানেকশন অপ্টিমাইজেশনের মাধ্যমে আপনি ক্রমাগত পারফরম্যান্স এবং শক্তি দক্ষতা বাড়াতে পারেন।
এটি পরবর্তী ১০ বছরের সেমিকন্ডাক্টরের মূল রুট হবে।