كشفت SemiAnalysis أن عقدة SMIC N+3 تطابق كثافة TSMC N6 دون EUV

تنظيم وتأليف: Shenchao TechFlow

المتحدث: ديلان باتيل، مؤسس SemiAnalysis

المُقدِّم: لا يوجد (فيديو بتعليق ذاتي)

مصدر البودكاست: SemiAnalysis

هل تجاوزت الصين للتو إنتل؟

تاريخ البث: 20 يوليو 2026

إفصاح عن المصلحة: هذا الفيديو هو تحليل للتقرير العام الأول من مختبر تفكيك STEEL التابع لـ SemiAnalysis، وهو يروج مباشرة لمنتج التفكيك المدفوع. توجد علاقة تنافسية تجارية مباشرة بين SemiAnalysis و TechInsights، وهي شركة التفكيك الراسخة (التي تُباع حاليًا لصندوق استثمار خاص)، حيث تجاوز إيرادات SemiAnalysis إيرادات TechInsights. المحتوى أدناه يعرض تحليلها التقني بدقة، ولا يعكس موقف المجلة.

قامت SemiAnalysis بفتح أحدث شريحة رائدة من هواوي،麒麟 9030، وقياس عرض أدق خطوط معدنية تحت المجهر الإلكتروني. كانت النتيجة مفاجئة: أصغر فجوة معدنية في عملية نانومترية N+3 من SMIC الجيل الثالث تبلغ فقط 32.5 نانومتر، وهي أضيق من 36 نانومتر المستخدمة في عملية Intel 18A على Panther Lake. مصنع شرائح صيني تم قطع إمداداته بآلات Lithography EUV، تفوق في كثافة التوصيلات على العقدة المتقدمة لـ Intel.

لكن SemiAnalysis حذرت في تقريرها بنفسها أن هذا الرقم تم اختياره بشكل مقصود. فبالفعل، تساوى N+3 في كثافة الترانزستورات مع N6 التابع لـ TSMC، لكن ثمن ذلك كان التصوير الرباعي، وعدد أكبر من الأقنعة الضوئية، وتكاليف أعلى، وانخفاض في معدلات الإنتاجية؛ كما أن الأداء واستهلاك الطاقة تأخر بشكل أكبر، حيث يعادل麒麟 9030 على الأرجح هاتفًا رائدًا من أندرويد قبل ثلاث سنوات. باختصار، لا تزال شرائح الصين متخلفة بسنوات عديدة، لكن التخلف لا يعني التوقف. لم تمنع القيود على التصدير الصين، بل غيرت فقط نوع السؤال. الجملة الأخيرة في الفيديو هي الأكثر استحقاقًا للتأمل: لا تحتاج الصين إلى اللحاق بـ TSMC، بل يكفي أن تصبح جيدة لدرجة أنها لم تعد بحاجة إليها أبدًا.

عن ذلك الرقم المذهل في العنوان

• مصنع صيني للشرائح تم قطعه عن الأدوات المتقدمة، دون EUV، وصلت كثافة التوصيلات إلى حوالي 10% أكثر كثافة من عقدة EUV المتقدمة الخاصة بـ Intel.
• إن أصغر فجوة معدنية هي جزء فقط من الكثافة، ولا توضح مدى سرعة تشغيل التبديل المنطقي أو كمية الطاقة المستهلكة.
• هذا الرقم حقيقي، لكنه يقيس شيئًا لا يحدد من يفوز.

كيف يمكن تحقيق كثافة على مستوى EUV دون استخدام EUV؟

• EUV يسمح لك بإطلاق نمط دقيق برصاصة واحدة. بدون EUV، يجب أن تكون أكثر إبداعًا.
• كلما زاد عدد المرات التي تمر بها، زادت طبقة الحماية، وزادت فرص التوجيه الخاطئ، وارتفع التكلفة، وانخفض معدل المنتجات الجيدة.
• حقًا، استخدمت SMIC القوة الخام لتحقيق كثافة تصل إلى مستوى EUV باستخدام DUV، لكن الثمن كان أقنعة ضوئية أكثر، وخطوات أكثر، واحتمالية فشل أعلى. هذا لا يُعد مساواة.

حول المساواة في الكثافة وتأخر الأداء

• الخط أصبح أرق، والكثافة زادت، لكن العقد المادية لم تواكب.
• إن نوى كفاءة آيفون الصغيرة حققت أداءً عدديًا أفضل من النوى الكبيرة لهواوي، مع استهلاك طاقة فقط 1 واط، بينما تستهلك النوى الكبيرة لهواوي 4.5 واط.
• SMIC قام باتباع بعد غير صحيح.

عن سبب خوف الناس من الصين

• التأخر بسنوات، والانسداد التام، أمران مختلفان.
• يمكنك الاستمرار في تسلق الجدار، لكن الجدار سيصبح أكثر حدة.
• لم تمنع ضوابط التصدير الصين، بل غيرت فقط المسألة التي تحلها الصين.

حول真正的胜负手

• ليس على الصين أن تصبح تايوان للأشباه الموصلات لتكون ذات معنى. ما عليهم سوى أن يكونوا جيدين بما يكفي لعدم الحاجة إلى تايوان للأشباه الموصلات أبدًا.

حاليًا، ينقسم عالم تصنيع أشباه الموصلات إلى مجموعتين: من يمتلكون أجهزة الليثوغرافيا EUV، ومن لا يمتلكونها. إن فقدان EUV يشكل عائقًا واضحًا للصين، لكن ما مدى حجم هذه الفجوة التصنيعية؟

هذه شريحة HiSilicon Kirin 9030، المستخدمة في أحدث هاتف ذكي فاخر من Huawei. قبل بضعة أسابيع، قطّعتها SemiAnalysis ووضعتها تحت مجهر إلكتروني لقياس أدق الأسلاك الداخلية في الشريحة، أي فجوة المعدن. النتيجة التي رُئيت كانت مفاجئة.

المسافة المعدنية الأصغر داخل Kirin 9030 هي فقط 32.5 نانومتر، وهي أصغر من Panther Lake، الذي يستخدم عقدة Intel الجديدة 18A. مصنع صيني مُحْرَم من الأدوات الأكثر تقدمًا وخالٍ من EUV، يحقق كثافة توصيل أعلى بحوالي 10% مقارنة بعقدة EUV المتقدمة من Intel.

في هذا الفيديو، سنوضح ثلاثة أمور: كيف تمكّن SMIC من تحقيق ذلك دون EUV؛ لماذا لا يعني بالضرورة أن الخطوط الأدق أفضل؛ ولماذا حتى مع تأخر سنوات، بدأت الصين في أن تصبح لاعبًا مهمًا على طاولة تصنيع الوفرات.

دعونا أولاً نتحدث عن أصل هذه الأرقام والقياسات، لأن هذا الأمر في حد ذاته مثير.

أنشأت SemiAnalysis مختبرًا لتفكيك يُسمى STEEL، وهو اختصار لـ SemiAnalysis Teardown Engineering and Evaluation Lab. التفكيك، كما يوحي الاسم، يعني فصل الرقائق الأحدث في العالم فعليًا لفهم كيفية تصنيعها بالعكس. على مدار العقدين الماضيين تقريبًا، كانت هناك شركة واحدة فقط قادرة على تنفيذ هذا الأمر بحجم كبير، والآن لم تعد كذلك.

إذًا، كل شيء تراه من الآن فصاعدًا — المقطع العرضي، عرض الخط، عدد الترانزستورات — مستمد مباشرة من STEEL.

الموجود على "طاولة الجراحة" هو كيرين 9030، معالج SoC الرائد من هواوي، المبني على عملية 7 نانومتر من الجيل الثالث لـ SMIC، والمعروف داخليًا باسم N+3، وهو أيضًا أكثر عملية تقدمًا في الصين حاليًا.

لكن الرقم الواحد بمفرده لا معنى له، بل يحتاج إلى مرجع. لذلك قام STEEL أيضًا بتفكيك شريحة أخرى، وهي شريحة MediaTek Helio G99، وهي SoC رخيصة للهواتف تستخدم تقنية N6 من TSMC. السبب بسيط: تقنية N6 من TSMC تقع تقريبًا في نفس الفئة ونفس المستوى العقدة مثل تقنية 7 نانومتر N+3 من SMIC. واحدة مصنوعة بأفضل المعدات الغربية، والأخرى مصنوعة في الصين تحت قيود التصدير. عندما توضع الشريحتان تحت نفس المجهر، فإن النتيجة على الأرجح ستُروي القصة الكاملة.

لا تُسرع في مقارنة عنوان Intel 18A، بل انظر أولاً إلى N+3 مقارنةً بـ N6. هل حقق SMIC N+3 مسافة معدنية أدق من N6؟ الإجابة المبسطة: نعم، حقق ذلك.

تم قياس أصغر فجوة معدنية داخلية في كيرين 9030 عند 32.5 نانومتر، بينما أصغر فجوة معدنية في هيليو G99 المبنية على N6 هي 40 نانومتر، والفرق كبير جدًا.

لكن "الخطوط أرق" تشير إلى الكثافة، أي عدد الدوائر المنطقية التي يمكن تحميلها في مليمتر مربع واحد، ولا توضح مباشرة جودة هذه الشريحة أو هذا العقدة ككل. إن أصغر فجوة معدنية هي جزء واحد فقط من المعادلة، ولا توضح مدى سرعة تشغيل الدوائر المنطقية أو كمية الطاقة التي تستهلكها.

من حيث الكثافة وحدها، حققت SMIC ذلك بالفعل. N+3 تبلغ حوالي 113 مليون ترانزستور لكل مليمتر مربع، بينما تبلغ TSMC N6 حوالي 108 مليون. إذًا، صحيح أن أحدث عقدة DUV من SMIC تفوق كثافتها عقدة EUV.

فكيف تحقق كثافة مستوى EUV بدون EUV؟ هناك حيلتان، وكل منهما لها تكلفتها.

الخطة الأولى هي التصوير المتعدد الأنماط. يسمح لك EUV بإطلاق طبقة واحدة نسبيًا دقيقة. بدون EUV، يجب أن تكون أكثر إبداعًا. الطريقة هي إطلاق نمط خشن أولًا، ثم ترسيب طبقة رقيقة من المسافات (spacer) على الحواف، ثم النحت، واستخدام هذه المسافات كقناع جديد وأدق. إنها تشبه رسم خط واحد، ثم توضيح حديه للحصول على خطين أدق، ثم تكرار العملية. تنفيذها مرة واحدة يُسمى التصوير الثنائي المتمركز ذاتيًا (SADP)، حيث تكون المسافات متمركزة ذاتيًا لأنها تُحدد تلقائيًا وفقًا للنمط القائم. تنفيذها مرتين يُسمى التصوير الرباعي (SAQP). الطبقة الأدق في SMIC تتطلب الإصدار الرباعي.

كلما زاد عدد المرات التي تمر بها، زادت طبقة الحماية، وزادت فرص التوجيه الخاطئ، وارتفع التكلفة، وانخفض معدل الجودة. "أنت تعرف أنني لا أحب معدلات الجودة المنخفضة."

الخطوة الثانية هي DTCO، التحسين التعاوني بين التصميم والتقنيات التصنيعية. أي التوقف عن اعتبار تصميم الرقاقة وتقنيات التصنيع كمشكلتين منفصلتين، بل تحسينهما معًا. عمليًا، هذا يعني تقليل حجم مخطط الوحدة نفسه: استخدام عدد أقل من الزعانف لكل ترانزستور، ووضع اتصال البوابة مباشرة فوق البوابة النشطة بدلاً من وضعه على جانب واحد، أو تقليل المسافة العازلة بين الوحدات المجاورة.

كل تقنية DTCO تُسترجع منها مساحة صغيرة، لكن كل منها يجعل الترانزستورات أكثر هشاشة وأصعب في النمذجة. لذا فإن SMIC حققت بالفعل تكافؤًا في الكثافة مع عقدة EUV الخاصة بـ TSMC، لكنها فعلت ذلك من خلال استخدام عدد أكبر من الأقنعة، وخطوات أكثر، واحتمالية فشل أعلى لـ DUV بالقوة الغاشمة. هذا لا يُعد تكافؤًا.

الكثافة تبدو مذهلة، لكنها أيضًا المكان الذي تبدأ فيه بالانهيار. لأن المساحة هي الأسهل في التعديل، بينما استهلاك الطاقة والأداء أصعب بكثير.

بعد أن توقف قانون دينارد في منتصف عقد 2000، انتهى ذلك القاعدة القديمة المسمّاة على اسم روبرت دينارد التي تنص على أن تقليل حجم الترانزستورات يؤدي إلى أداء أسرع واستهلاك طاقة أقل. لقد انتهت هذه التحسينات المجانية، وبعد الانتقال إلى DTCO، يجب السعي للحصول على السرعة والكفاءة بشكل منفصل، ولا يمكن تحقيق الاثنين معًا.

هذا بالضبط ما يمكن رؤيته على عقدة SMIC N+3. إن كيرين 9030 Pro هو شريحة ذات كثافة نسبية، لكن أدائها يعادل تقريبًا هواتف أندرويد الرائدة منذ ثلاث سنوات. مقارنة بأفضل شرائح آيفون وكميكو وميليفون وسامسونج الحالية، فهي ليست في نفس المستوى. فرق الكفاءة أكبر من فرق السرعة.

أفضل مثال هو نوى كفاءة Apple الصغيرة جدًا. أداء Apple E-core في العمليات الصحيحة تجاوز النواة الرئيسية Prime Core في Huawei، مع استهلاك طاقة حوالي واط واحد فقط، بينما تستهلك النواة الرئيسية في Huawei 4.5 واط. من حيث الأداء لكل دورة، تقع النواة الرئيسية Prime Core في Huawei تقريبًا على مستوى Arm Cortex-X2، وهو تصميم من عام 2021. بصراحة، هذا إنجاز هندسي محترم جدًا. لكن Apple M1 من عام 2020 كانت أسرع بحوالي 35% في الأداء لكل دورة عند استهلاك طاقة مشابه. بينما يتفوق الفريق الرائد الحالي على كليهما بخطوات عديدة.

لذلك فإن N+3 لديها ميزة طفيفة على N6 لشركة TSMC من حيث الكثافة، لكن N6 هو عقدة قديمة منذ سنوات عديدة. بالفعل، تستخدم Apple و Qualcomm عقدتي N4 و N3 لتصميم شرائحهما، وهي أكثر كثافة وأفضل بكثير من حيث منحنى الجهد-التردد. وستظهر شرائح مبنية على N2 في وقت لاحق من هذا العام. لديهم عدد أكبر من الترانزستورات، وكل ترانزستور يفتح ويغلق بسرعة أكبر مع استهلاك طاقة أقل. إن SMIC تسعى للتعويض في بعد خاطئ. أصبحت الخطوط أدق وارتفعت الكثافة، لكن الفيزياء الأساسية للعقدة لم تواكب التطور.

عند مقارنة N+3 و18A الأحدث من Intel، يصبح التباين أكثر وضوحًا. نظريًا، يمكن لـ 18A تحقيق مسافة معدنية M0 بقياس 32 نانومتر، وهو ما يعادل N+3. لكن في Panther Lake، تستخدم Intel كميات كبيرة من الوحدات عالية الأداء، مما يسمح بتوسيع مسافة المعدن إلى 36 نانومتر.

وفقًا لأهداف التصميم، فإن فجوة M0 الأقل صرامة تجلب أيضًا فوائد في التكلفة والكفاءة لأنها تقلل من التعقيد. لكن هذا مشروط بوجود حرية في تحديد أين وكيف تُقلص، مما يعني أن عنوان "أدق من Intel" صحيح من حيث الحقيقة، لكنه لا يعكس القدرة التنافسية. الأرقام صحيحة، لكنها تقاس أشياء لا تحدد من سيكسب.

من حيث كثافة الترانزستورات، يتفوق 18A بوضوح على N+3، حتى مع تقليل تراص المعادن قليلاً. فكما أن الرقاقة لا تقتصر فقط على الكثافة، فإن الكثافة لا تقتصر فقط على تراص المعدن M0. إن التغذية الخلفية تسمح لك بجعل تراص المعادن الأمامية أصغر، لأن اتصالات الطاقة تدخل من ظهر الرقاقة.

لماذا لا يزال الجميع يخافون من الصين؟ لأن التأخر بضع سنوات يختلف تمامًا عن التوقف التام.

لا يزال لدى SMIC مساحة للنمو على DUV. المعادن السفلية الأدق، مثل M0، هي الطبقة المعدنية الأولى فقط، وهناك طبقات عديدة أخرى بعدها. وحدات أقصر، ومسافات بوابة أضيق. نظريًا، يمكن لـ N+4 المستقبلي أن يُحقق كثافة تقارب كثافة N5 الخاصة بـ TSMC، ويمكن لـ N+5 مع التغذية الخلفية أن يصل إلى كثافة مستوى Intel 18A. لكن أكرر مرة أخرى، هذا يتعلق بالكثافة فقط، أما استهلاك الطاقة والأداء فلن يواكباها.

المفتاح هو أن الصعوبة تتراكم. كل تحسين على حدة يبدو معقولًا، لكن بدون EUV لدمجها جميعًا، فإن كل عقدة جديدة أبطأ وأكثر تكلفة وأقل تسامحًا من السابقة. يمكنك الاستمرار في تسلق الجدار، لكن الجدار سيصبح أكثر حدة كل مرة.

لم تمنع قيود التصدير الصين، بل غيرت فقط نوع المسألة التي تحلها الصين.

والمعرفة تنتشر. طُلب من SMIC ترخيص تقنيات N+2 وN+3 لشركات تصنيع أشباه الموصلات المحلية الأخرى. إذا انتقلت هذه الخبرات التقنية إلى وحدات تسريع الذكاء الاصطناعي، فلن تكون نقطة الضغط هي شركة تصنيع أشباه موصلات واحدة يمكن فرض عقوبات عليها، بل نظامًا بيئيًا كاملاً.

راجع سريعًا لعقد SMIC النانومتر 7 N+3. لا يوجد EUV، ولا يوجد تغذية خلفية بعد. التعقيد أعلى، التكلفة أعلى، والفجوة في الكفاءة حقيقية. وفقًا لأي مؤشر رئيسي على الحدود前沿، لم تُقلص الصين الفجوة مع TSMC وIntel وSamsung. هذا واضح تمامًا تحت المجهر.

لكن "التأخر عن الحدود前沿" و"غير ذي أهمية" أمران مختلفان. إذا كانت الرقائق الصينية جيدة بما يكفي لاستخدامها في الهواتف، والاستنتاج، والشبكات، وأي مجال حساس من حيث الأمان، فهذا انتصار. لا يحتاج الصين إلى أن تصبح TSMC ليكون معنىً. ما عليهم سوى أن تكون جيدة بما يكفي للاستغناء التام عن TSMC.

جميع المحتويات في الفيديو مأخوذة من STEEL: التوضيحات، التحليل على مستوى الكتلة، المقاطع الإلكترونية الميكروسكوبية التي تخترق مباشرة المنطق والتخزين. هناك العديد من الجوانب التي لم تُستعرض في الفيديو: عملية التصنيع الكاملة، تحليل المواد، قياسات الزعانف، فك التغليف. إذا كنت ترغب في رؤية تحليل عميق حقيقي لأحدث عقد من SMIC، يمكنك الاطلاع على مقالات SemiAnalysis للتفكيك، والرابط موجود في وصف الفيديو.

هذا أول تقرير علني لـ STEEL، وسيتبعه بالتأكيد المزيد. يمكن للمهتمين بهذا النوع من المحتوى الاشتراك. "أنا متحمس جدًا لسماع آرائكم حول هذا الأمر. هل هو جيد بما يكفي ليصبح غير ضروري لشركة TSMC؟ أخبرني في التعليقات."