سیریبراس کا ویفر سکیل AI چپ انفرنس ایرا میں میموری دیوار توڑ دیتی ہے

2026ء میں، عالمی AI کی ترقی ایک علامتی موڑ پر پہنچ گئی — سب سے بڑے کلاؤڈ فراہم کنندگان کے استدلال پر کی جانے والی پٹھان کی رقم تاریخ میں پہلی بار تربیت پر کی جانے والی پٹھان کی رقم سے زیادہ ہو گئی۔ صنعتی مرکز “بڑے ماڈلز بنانے” سے “بڑے ماڈلز کا استعمال” کی طرف منتقل ہو گیا، اور کمپوٹیشنل طاقت کی تقسیم میں بنیادی تبدیلی آ گئی۔

ٹریننگ کے دوران، کمپوٹیشنل پاور کا مرکزی تنازعہ "ڈبل پریشنس فلوٹنگ پوائنٹ اور کلัส سائز" تھا؛ جبکہ انفرنس کے دور میں، مرکزی تنازعہ "میموری بینڈ ویتھ اور کمیونیکیشن لیٹنسی" بن گیا۔

بڑے ماڈل کی استدلال کی پابندی اب صرف کمپوٹیشن نہیں، بلکہ ڈیٹا منتقل کرنا ہے — ماڈل وزن، درمیانی ایکٹیویشنز اور KV کیش کو بار بار آؤٹ-آف-چپ DRAM (جیسے HBM) اور GPU کے درمیان منتقل کیا جاتا ہے، جتنا بڑا ماڈل ہوگا، اتنی ہی زیادہ ڈیٹا منتقل کرنے کی توانائی اور تاخیر ہوگی، جو آخرکار کمپوٹیشن کی توانائی سے بہت زیادہ ہو جائے گی اور اس طرح میموری وال کا اظہار ہوگا۔

نیوڈیا کے GPU، CUDA اور NVLink کے ذریعے مضبوط قلعہ بناتے ہیں، لیکن بینڈ ویتھ کی کمی کی وجہ سے GPU کا خالی چلنا اجنبی نہیں ہے۔

چینی بڑے ماڈل کمپنی زہی پی نے ایک بہت آسان تجربہ کیا: ایک 512 گرافکس پروسیسنگ یونٹ کا استنتاج کلاسٹر، جہاں GPU، ماڈل اور کوڈ وہی رہے، صرف نیٹ ورک بینڈ ویتھ لِمٹ کو 200GB/s سے بڑھا کر 400GB/s کر دیا گیا، جس سے استنتاج کی ٹھیک 10% بڑھ گئی اور پہلا ٹوکن آؤٹ پٹ لیٹنسی 19% کم ہو گئی — اس کا اصول بہت آسان ہے: جب راستہ وسیع کیا جائے، تو گاڑیاں تیزی سے چل سکتی ہیں۔

تاہم، سیریبراس کی طرف سے نمائندگی کی جانے والی غیر GPU آرکیٹیکچر، میموری وال کو ایک دراز کر رہی ہے۔

سیریبراس WSE-3 چپ اور نوڈیا B200 GPU کے سائز کا موازنہ

سیریبراس سسٹمز کو اینڈریو فیلڈمن اور دیگر نے سلیکون ویلی میں قائم کیا، جس کی ابتدائی بنیادی ٹیم ایک کم طاقت والی مائکرو سرور کمپنی سی مائکرو سے تھی، جسے بعد میں اے ایم ڈی نے خرید لیا، اس کے بعد:

2015 میں، بنیادی ٹیم نے "ویفر لیول کمپیوٹنگ" کا راستہ اپنایا؛

2016 میں، رجسٹریشن مکمل ہوئی، سیریز A فنڈنگ حاصل ہوئی، اور پوشیدہ ترقی کے مرحلے میں داخل ہو گیا؛

2019 میں، پہلا مصنوعہ WSE-1 چپ اور CS-1 سسٹم جاری کیا گیا، جو TSMC کے 16nm پروسیس پر مبنی تھا؛

2021 میں، تیسری نسل کا مصنوعہ جس میں TSMC کا 7nm پروسیس استعمال کیا گیا، جاری کیا گیا؛

2024 میں، تیسری نسل کا مصنوعہ (WSE-3 / CS-3) جاری کیا گیا، جو TSMC کے 5nm پروسیس پر مبنی ہے، اور چپ اور سسٹم دونوں امریکہ میں تیار کیے گئے، جو اصل امریکی تیار کردہ چپ سسٹم ہے۔

CS-3 سسٹم کانفیگریشن، جس میں 1 WSE-3 چپ شامل ہے

سیریبراس کا ویفر سکیل انجن (Wafer-Scale Engine, WSE) آرکیٹیکچر کا فلسفہ، سادہ اور بے رحم لیکن مسئلے کو براہ راست ہدف بناتا ہے: ڈیٹا کے منتقل ہونے کی تاخیر کو جذب کرنے کے لیے فزیکل جگہ کو بے حد بڑھانا۔

عام چپس میں ایک ویفر کو کئی چھوٹی چپس میں کاٹا جاتا ہے، جیسے نوڈیا کے جی پی یو۔ سیریبراس کا اپنا الگ طریقہ ہے: وہ کاٹتے نہیں، بلکہ تقریباً پورے ویفر کو ایک بہت بڑی چپ میں تبدیل کر دیتے ہیں، جسے وافر-سکیل انجن، WSE کہتے ہیں۔

سنتھیک چپس کو 300 میٹر ڈائیامیٹر کے ایک پورے ویفر کو کئی سو چھوٹی چپس میں کاٹ کر بنایا جاتا ہے؛ جبکہ سیریبراس نے پورے ویفر کو برقرار رکھا اور اسے ایک ہی چپ کے طور پر استعمال کیا۔ نئے WSE-3 میں 4 ٹریلین ٹرانزسٹرز اور 900,000 AI کورز ہیں، جن میں سے ہر کور کے پاس 48KB لوکل SRAM ہے، جس سے پوری چپ کا SRAM 44GB تک پہنچ جاتا ہے، جو 21 PB/سیکنڈ کا آن-چپ میموری بینڈ ویتھ (on‑chip memory bandwidth) اور 214 Pb/سیکنڈ کا نیٹ ورک بینڈ ویتھ (fabric bandwidth) فراہم کرتا ہے، جو روایتی HBM بینڈ ویتھ کے ہزاروں گنا زیادہ ہے۔

Cerebras WSE کی میموری بینڈ ویتھ نیوڈیا B200 پیکیج چپ کی 2625 گنا ہے، جو بڑے ماڈل انفرنس سینریوز میں میموری بینڈ ویتھ کی بندش کو توڑ دیتی ہے۔

سیریبراس کی ساخت میں، ماڈل وزن کبھی بھی SRAM پر موجود نہیں ہوتے، بلکہ انہیں باہری میموری MemoryX پر محفوظ کیا جاتا ہے اور پھر لیئر کے لحاظ سے بڑے چپ پر منتقل کیا جاتا ہے۔ اس کا طریقہ یہ ہے کہ نیورل نیٹ ورک ماڈل کے وزن اور کمپوٹیشن یونٹس کو الگ الگ رکھا جائے۔

تمام مدل کے وزن MemoryX میموری ایکسٹینشن ماڈیول میں باہر رکھے گئے ہیں، اور نیٹ ورک کی ہر لیئر کے لیے درکار وزن کو ضرورت کے مطابق لیئر بہ لیئر CS-3 سسٹم میں منتقل کیا جاتا ہے۔ وزن MEMORY X کے DRAM اور فلیش میں ذخیرہ ہوتے ہیں اور CS-3 سسٹم کو مکمل بینڈ ویتھ ریٹ پر منتقل کیے جاتے ہیں۔ یہ وزن CS-3 سسٹم میں محفوظ نہیں ہوتے، نہ ہی عارضی کیش میں رکھے جاتے ہیں، اور CS-3 اپنے بنیادی ڈیٹا فلو مکانزم کے ذریعے کام کرتا ہے۔

سیریبراس کی وافر لیول آرکیٹیکچر کی بدولت، میموری بینڈ ویتھ کے پابند LLM انفرنس میں یہ ایک بے مثال فرق پیدا کرتا ہے۔ ٹوکن کے لحاظ سے پیداوار کے دوران، وزن لیور کے لحاظ سے بیرونی میموری ایکس سے CS-3 تک سٹریم ہوتے ہیں، اور مختلف ماڈلز کے ساتھ، ٹوکن ریٹ نیوڈیا B200 کا 1.5 سے 5 گنا ہوتا ہے۔

英伟达 DGX B200 GPU اور Cerebras CS-3 چپ، مختلف بڑے ماڈلز پر ٹوکن ریٹ کا موازنہ

اس کا بنیادی فائدہ CS-3 کے 44GB آن-چپ SRAM میں ہے، جو 21 PB/s (B200 کے 2625 گنا) انتہائی اعلیٰ بینڈ ویتھ اور 214 Pb/s انٹرکنیکشن فراہم کرتا ہے، جس سے وزن کی انتقالیت HBM انٹرفیس کی پابندیوں سے آزاد ہو جاتی ہے۔ اس لیے TTFT (Time To First Token، درخواست کے ارسال سے ماڈل کے پہلے token کی واپسی تک کا وقت)، لمبے کانٹیکسٹ، اور ایجنٹ ورک لود پر خاص طور پر بہتر کارکردگی دکھاتا ہے۔

اگرچہ وزن MemoryX کے باہر ہیں اور ضرورت کے مطابق لیول بہ لیول لوڈ ہوتے ہیں اور چپ پر کیش نہیں ہوتے، لیکن CS-3 SRAM میں مکمل FP16 درستگی کے ساتھ نقصان کے بغیر آپریشنز کو اپنے مرکزی ڈیٹا فلو مکانیزم کے ذریعے مکمل کرتا ہے؛ اس کی لینیئر پرفارمنس اسکیلنگ کی وجہ سے، یہ متعدد صارفین کے одно وقت کے استعمال کے دوران حیرت انگیز کل ٹھروٹل پیدا کرتا ہے۔

برہم کے علاوہ، بجلی کی خرچ کے حوالے سے بھی فائدہ ہے۔ حالیہ دور میں، Zhongji Shuangchuang کے چیئرمین لیو شینگ نے اپنے تقریر میں ذکر کیا کہ صارفین کا تقاضا ہے کہ آپٹیکل ماڈیول کی بجلی کی خرچ 1 pJ/bit ہو، جبکہ موجودہ خرچ 10 pJ/bit ہے۔ Cerebras چپ میں، انٹرکنیکشن کی بجلی کی خرچ صرف 0.15 pJ/bit ہے، جبکہ موجودہ GPU کی انٹرکنیکشن کی بجلی کی خرچ 10 pJ/bit ہے۔

سیریبراس انٹرکنیکٹ کے ساتھ جی پی یو انٹرکنیکٹ آرکیٹیکچر کی بینڈ ویتھ اور طاقت کے استعمال کا موازنہ

اس لیے، اگر سیریبراس کا ویفر لیول بڑا چپ ڈیزائن AI انفرنس اور ٹریننگ دونوں کے لیے مقبول ہو جائے، تو یہ روایتی آپٹیکل موڈیول اور CPO (کو-پیکجڈ آپٹیکس) کی شپمنٹس پر نمایاں طور پر مانع اور ساختی تبدیلی لاسکتا ہے۔ بنیادی منطق یہ ہے: آپٹیکل موڈیول اور CPO کی زبردست مانگ کا بنیادی مقصد GPU کلسٹرز میں "چپ کے درمیان کنکشن" اور "نود کے درمیان کنکشن" کے بینڈ ویتھ بالٹن کو حل کرنا ہے؛ جبکہ سیریبراس کا ڈیزائن "ڈسٹریبیوٹڈ کنکشنز کو ختم کرکے" اس مسئلے کو حل کرتا ہے۔

چپ کا مرکزی نقطہ ہمیشہ Trade Off (اختیار کا فن) ہوتا ہے۔ Cerebras نے چپ پر SRAM کی انتہائی بینڈ ویتھ کے لیے کچھ مسائل بھی پیدا کیے ہیں۔

کم یield؟

بالکل برعکس، ایک AI کور کا سائز صرف 0.05 مربع میٹر (H100 کے ایک کارکردہ کور کا 1%) تک کم ہو گیا ہے، جس کی وجہ سے پیداوار کی شرح زیادہ ہو گئی ہے۔ آن-چپ راؤٹنگ کے ذریعے، خراب کورز کو بند یا دور کیا جا سکتا ہے، جس سے روایتی متعدد کور پروسیسرز کے مقابلے میں خرابی کی برداشت 100 گنا بڑھ جاتی ہے۔ دراصل، پورے چپ میں 10 لاکھ AI کورز ہیں، لیکن پیداوار کو مدنظر رکھتے ہوئے، 90 لاکھ AI کورز کا دعویٰ کیا جا رہا ہے۔

صرف استدلال میں ماہر، تربیت میں نہیں؟

سیریبراس کے قیام کے کچھ سالوں کے اندر، ٹریننگ مرکزی موضوع تھی، اس لیے کمپنی نے ہمیشہ ٹریننگ پر زور دیا، لیکن جب استدلال کی مانگ تیزی سے بڑھی تو لوگوں نے محسوس کیا کہ اس کا استدلال میں زیادہ فائدہ ہے۔

واقعی میں، سادہ توزیع شدہ حساب کتاب سے کوڈ کی پیچیدگی اور مواصلاتی اخراجات میں کمی کے سلسلہ وار فوائد بھی آتے ہیں۔

4000 گپیو پر ایک 175 ارب پیرامیٹر ماڈل کو ٹرین کرنے کے لیے عام طور پر تقریباً 20,000 لائنز ڈسٹریبیوٹڈ ٹریننگ کوڈ درکار ہوتے ہیں۔

سیریبراس نے 565 لائنوں کے کوڈ کے مساوی تربیت حاصل کی — پورا ماڈل ویفر پر انسٹال کیا جا سکتا ہے، اور ڈیٹا پیرللزم کی پیچیدگیوں کو نہیں سنبھالنا پڑتا۔

SRAM سکیلن مرنے کو ہے، اور اس کا مرکزی فائدہ فزیکل سیل کے ساتھ ملتا ہے۔

تیسری نسل کا پروڈکٹ TSMC کے 5nm پر مبنی ہے، جس کی SRAM کی صلاحیت صرف TSMC کے 7nm پر مبنی دوسری نسل کے مقابلے میں 10% زیادہ ہے، اور 5nm کے بعد، SRAM یونٹ کا رقبہ تقریباً پروسیس ترقی کے ساتھ کم نہیں ہوتا۔

اس کا مطلب یہ ہے کہ Cerebras اب پہلے کی طرح تائیوان سیمیکنڈکٹر مینوفیکچرنگ پروسیس (جیسے 5nm سے 3nm تک) کو اپ گریڈ کرکے اپنے مرکزی فائدے (SRAM کی صلاحیت) میں نمایاں اضافہ نہیں کر سکتا۔

ویفر سائز، ہیٹ ڈسپیٹنگ کی صلاحیت اور تیاری کے اخراجات کی وجہ سے، آن چپ SRAM جیسے میموری وسائل کو کمپوٹیشنل کورز کے ساتھ لینیئر طور پر وسعت نہیں دی جا سکتی، جس سے وسائل کا تناسب ایک بند راستہ بن جاتا ہے۔ یہ تقریباً اس کے ترقی کا راستہ بند کر دیتا ہے۔

سیریبراس کی تینوں نسلوں کی ٹیکنیکل خصوصیات

سیٹ، پروسیس اور ایکوسسٹم کا تین گنا جہنم۔

پورے ویفر پر مرکوز حرارت، جس کی حرارتی فلو ڈینسیٹی زیادہ ہوتی ہے، کے لیے مخصوص ڈیٹا سنٹر اور مخصوص لیکوڈ کولنگ سسٹم کی ضرورت ہوتی ہے۔ علاوہ ازیں، ایکسیس کی عام استعمال کے لیے صارفین کو اپنے مخصوص سافٹ ویئر اسٹیک کے ساتھ مطابقت رکھنی پڑتی ہے، جو موجودہ CUDA جیسے عام پروگرامنگ فریم ورکس کے ساتھ کمپیٹیبلیٹی کم ہوتی ہے، اور سافٹ ویئر منتقلی اور ایڈجسٹمنٹ کا خرچ بہت زیادہ ہوتا ہے۔

بیرونی بینڈ ویتھ کم ہے، جس سے وسعت کا "انفرادی جزیرہ" بن جاتا ہے۔

ویفر لیول فزیکل ڈیزائن کی پابندیوں کی وجہ سے، WSE کے کناروں پر نکالے جانے والے I/O پن کی تعداد بہت محدود ہے، جس کی وجہ سے اس کا I/O بینڈ ویتھ صرف 150GB/s ہے۔ یہ نیوڈیا کے NVLink کے 1.8TB/s کے دو طرفہ بینڈ ویتھ کے مقابلے میں ایک گھنٹی کی طرح ہے۔ اس کا مطلب یہ ہے کہ WSE کو باہر کی طرف تیزی سے وسعت دینا بہت مشکل ہے۔ حالانکہ Cerebras کا SwarmX انٹرکنکشن متعدد سسٹمز کو جوڑنے میں اچھا کام کرتا ہے، لیکن بہت بڑے ماڈلز کے لیے جہاں متعدد چپس کو تیزی سے جوڑنا ضروری ہوتا ہے، بہت کم باہری بینڈ ویتھ ایک ساختی فزیکل قید بن جاتا ہے۔

بڑی کمپنیاں "استنتاج کے لیے زیادہ بینڈ ویتھ اور کم تاخیر" کے مسئلے کے حل کے لیے صرف ویفر-سکیل راستہ ہی نہیں ہے، بلکہ وہ تین متوازی راستوں کے ذریعے اسٹارٹ اپس کے ٹیکنالوجی کے فائدے پر محصور ہو رہی ہیں۔

① خود کے ڈیزائن کیا گیا ASIC چپ

گوگل کے TPU v8 کو ٹریننگ کے لیے اور انفرینس کے لیے دو الگ ورژنز میں تقسیم کر دیا گیا ہے؛ AWS Trainium 4 راستے میں ہے؛ Microsoft کا Maia Azure کے اندر استعمال ہو رہا ہے، جو TSMC کے 3nm پروسیس پر بنایا گیا ہے، اس میں نیچے سے FP8/FP4 ٹینسر کورز، دوبارہ ڈیزائن کیا گیا میموری سسٹم، 216GB HBM3e اور 272MB آن-چپ SRAM شامل ہے؛ اور اینتھروپک نے بھی اپنے خود کے انفرینس چپ کا جائزہ لینا شروع کر دیا ہے۔

اس راستے کی احتمالیت بہت زیادہ ہے، جو 2028 تک کے TAM (کل رسائی یافتہ مارکیٹ) میں "تیسری طرف کی انفرینس خریداری" کو 10% سے 25% تک دبائے گی۔

② معیاری پیکیجنگ راستے کا عمل عام کرنا

یہ سیریبراس کے لیے سب سے براہ راست ڈیمنشنل ریڈکشن ہے۔

TSMC کا SoW (System-on-Wafer) صارفین کے لیے وسیع پیمانے پر دستیاب ہو چکا ہے، اور CoWoS 9.5x انٹرپوزر 2027 میں لانچ ہوگا۔

ان دونوں مصنوعات کا کام — ویفر لیول پر متعدد ڈائیز کو سٹچ کرنا — بنیادی طور پر سیریبراس کی فزیکل پروسیس کو عام اور عام آدمی کے لیے دستیاب بنانا ہے۔

NVIDIA کا Vera Rubin 2026 کے دوسرے نصف میں اس ایکوسسٹم میں داخل ہوگا۔

سیریبراس کا اپنا بنایا گیا کراس-ریٹیکل سٹچنگ ہاک کا مالک ہے، لیکن ہاک کا دور صرف دو سے تین سال تک محدود ہے، اور 2027-2028 کے بعد، اس کی ٹیکنالوجی کی رکاوٹیں تائیوان سیمی کنڈکٹر کی جدید پیکیجنگ کے ذریعے کم ہو جائیں گی۔

③ فوٹونک انٹرکنیکشن / فوٹونک کمپوٹنگ کا بھاگنا

الیکٹرانک چپس کی کنکشنز اور میموری وال کی حد تک پہنچ گئی ہے، فوٹونکس کی اعلیٰ بینڈ ویتھ، کم لیٹنسی، اور صفر انٹرفرینس حتمی حل ہے۔

لومینٹم کی طرف سے نمائندگی کی جانے والی آپٹیکل راہ اب ابھر رہی ہے۔ ویفر-سکیل کا سب سے بڑا فائدہ چپ پر کمپیوٹنگ ہے، لیکن مدلز ضرور بڑھتے جائیں گے، اور ویفر سکیل سے مزید آگے جانے کے لیے ہائی اسپیڈ انٹرکنکشن ضروری ہے۔

CPO (Co-Packaged Optics) اور Optical Interconnects کے بالغ ہونے کے ساتھ، مستقبل میں ہم بہت زیادہ امکان کے ساتھ دیکھ سکتے ہیں کہ روشنی کا I/O براہ راست WSE وافل میں شامل کر دیا جائے گا، جس سے بجلی کے کنکشن کی قیدیں توڑ دی جائیں گی؛ اور نوڈیا بھی LPU (جیسے Groq) جیسی خاص آرکیٹیکچر کے فوائد رکھنے والی کمپنیوں کو خرید کر، روشنی کے کنکشن کو جوڑ کر، موجودہ NV سپر نوڈ سافٹ ویئر کے ساتھ مطابقت رکھنے والے وافل لیول سسٹم تیار کر سکتی ہے۔

Cerebras اب بہت بڑے آرڈرز کے باعث ایک چٹان کی طرف بھاگ رہا ہے۔

OpenAI جیسے بڑے صارفین کے ساتھ ٹریڈنگ نے Cerebras کو ایک چپ کمپنی سے نئے طرح کے کلاؤڈ سروس فراہم کنندہ میں تبدیل کر دیا۔ اب یہ صرف ہارڈویئر فروخت نہیں کرتا، بلکہ مختصر عرصے میں بڑی تعداد میں ڈیٹا سینٹر کی بجلی اور سہولیات کو محفوظ کرنا اور تعمیر کرنا بھی ضروری ہے۔

معاہدے کے مطابق، سیریبراس کو 2026 سے 2028 تک سالانہ 250 میگاواٹ ڈیٹا سنٹر کی صلاحیت فراہم کرنی ہوگی۔ تاہم، ویفر لیول سسٹم کو ڈیٹا سنٹر کے لیے بہت زیادہ درخواستیں ہیں اور یہ سیدھے سیدھے روایتی ہوا سے ٹھنڈا کیے جانے والے آئی ڈی سی میں نہیں ڈالے جا سکتے۔ ابھی تک، سیریبراس کو ڈیٹا سنٹر کی صلاحیت کے لیے تیاری میں معاہدے کی درخواست سے واضح طور پر پیچھے رہنا پڑا ہے۔

سے لے کر فیکٹری تعمیر تک، بجلی کی منظوری سے لے کر کولنگ سسٹم کی تنصیب تک، یہ ایک بھاری سرمایہ کاری اور طویل دورانیے والا مسائل کا گڑھ ہے۔

اصل دعوے پر واپس جاتے ہوئے، جب استدلال کی کیپیسٹی کا موڑ آ چکا ہے، تو کیپیسٹی اسٹرکچر کا مرکزی نقطہ ہمیشہ انتخاب ہوتا ہے۔

کوئی مطلق صحیح یا غلط نہیں، صرف سب سے اہم بوجھ کے تحت نسبی بہترین حل ہے۔ بوجھ پہلے سے تبدیل ہو چکا ہے۔

سیریبراس نے بائیں طرف کا انتخاب کیا، جس میں ایک ہی کام کے لیے بہت کم تاخیر حاصل کرنے کے لیے پورے ویفر اور بہت زیادہ SRAM کا استعمال کیا گیا، جو پہلے ٹوکن کی تاخیر کے لیے بہت حساس صورتحالوں میں بے مثال ہے۔

نیوڈیا نے دائیں طرف کا انتخاب کیا، عام صلاحیت برقرار رکھنے کے لیے HBM + NVLink + بہت بڑے کلسٹر ٹھروٹھ کا استعمال کیا، تاکہ مختلف لوڈ کے متناظر ایک ہی طریقہ اختیار کیا جا سکے۔

ہوا اُٹھی، بادل چھا گئے، آگے کی راہ ابھی واضح نہیں۔ یہی ٹیکنالوجی اور کاروبار کی دوہری عدم یقینیت، تباہی کا امکان پیدا کرتی ہے۔ AGI کی طرف جانے والی کمپوٹنگ کی لہر میں، ابھی فیصلہ کرنا جلد بازی ہے — کیونکہ عدم یقینیت ہی مواقع پیدا کرتی ہے۔

یہ مضمون ویچن گروپ "ڈیل گرین لیب" سے ہے، مصنف: پرلی یوکا