Аналіз SemiAnalysis показує, що нода N+3 SMIC відповідає Intel 18A за металевим шагом

Гість: Дайлан Пейтл, засновник SemiAnalysis

Ведучий: немає (відео з самостійним коментарем)

Джерело подкасту: SemiAnalysis

Чи обігнала Китай Intel?

Дата виходу: 2026 рік, 20 липня

Заява про інтереси: Це відео є поясненням першого публічного звіту лабораторії STEEL під егідою SemiAnalysis, яке безпосередньо просуває їх платні послуги розбирання. SemiAnalysis перебуває у прямій комерційній конкуренції зі старією гігантом розбирання TechInsights (який зараз продається приватним інвесторам, а дохід SemiAnalysis вже перевищив TechInsights). Наведений нижче матеріал точно відображає їхній технічний аналіз і не відображає позицію нашого видання.

SemiAnalysis розрізала останній флагманський чіп Huawei Kirin 9030 та виміряла найтонші металеві лінії під електронним мікроскопом. Результат виявився неочікуваним: мінімальна відстань між металевими лініями на третьому поколінні 7-нанометрової технології SMIC N+3 становить лише 32,5 нанометра — менше, ніж 36 нанометрів, використовуваних Intel у своїй останній технології 18A на Panther Lake. Китайський виробник напівпровідників, якому було заборонено отримувати EUV-літографічні машини, перевершив за щільністю трасування передовий нод Intel.

Але сама SemiAnalysis у своєму звіті попереджала, що це число було навмисно вибране. N+3 дійсно наздогнав TSMC N6 за щільністю транзисторів, але за це довелося заплатити чотирикратним патернінгом, більшою кількістю масок, вищими витратами та нижчою виходністю; продуктивність і споживання енергії значно відстали —麒麟 9030, ймовірно, лише відповідає флагманським Android-процесорам трьох років тому. Іншими словами, китайські чіпи ще на кілька років позаду, але відставання не означає блокування. Експортні обмеження не зупинили Китай, а лише змінили завдання. Останнє речення у відео найбільш варте уваги: Китаю не потрібно наздогнати TSMC — достатньо зробити чіпи настільки хорошими, щоб взагалі перестати потребувати TSMC.

Щодо того дивовижного заголовка з цифрою

Як досягти щільності EUV без EUV?

Щодо вирівнювання щільності та відставання продуктивності

Про те, чому люди все ще бояться Китаю

Щодо справжнього вирішального ходу

Наразі світ напівпровідникового виробництва поділений на дві групи: ті, хто має EUV-літографічні машини, і ті, хто їх не має. Втрата EUV є очевидним недоліком для Китаю, але наскільки велика ця виробнича різниця?

Це чіп HiSilicon Kirin 9030, який встановлений у найновішому флагманському смартфоні Huawei. Кілька тижнів тому SemiAnalysis розрізала його та помістила під електронний мікроскоп, щоб виміряти найтонші провідники всередині чіпа — так званий металевий інтервал. Результати виявилися неочікуваними.

Внутрішній мінімальний металевий інтервал麒麟 9030 становить лише 32,5 нанометра, що менше, ніж у Panther Lake, який використовує нову інтелівську ноду 18A. Китайський виробничий підприємство, позбавлене доступу до найсучасніших інструментів та EUV, досягло щільності трасування на 10% вищої, ніж у провідної EUV-ноди Intel.

У цьому відео потрібно зрозуміти три речі: як SMIC зміг досягти цього без EUV; чому менша ширина ліній не завжди означає краще; і чому, навіть за кілька років відставання, Китай вже став важливим гравцем на столі виробництва відтисків.

Спочатку розглянемо, звідки взялися ці цифри та виміри, бо це саме по собі досить цікаво.

SemiAnalysis створила лабораторію з розбирання, яка називається STEEL — SemiAnalysis Teardown Engineering and Evaluation Lab. Розбирання, як випливає з назви, полягає у фізичному розбиранні найсучасніших чіпів світу з метою зворотного інжинірингу того, як вони виготовлені. Протягом останніх приблизно двадцяти років цим могла займатися лише одна компанія, але зараз це вже не так.

Отже, все, що ви побачите далі: перерізи, ширина ліній, кількість транзисторів — все це безпосередньо від STEEL.

На «операційному столі» знаходиться Kirin 9030 — флагманський SoC від Huawei, виготовлений за третім поколінням 7-нанометрової технології SMIC, внутрішній код N+3, і це найсучасніша технологія в Китаї на даний момент.

Але окремо взята цифра не має сенсу — потрібен еталон. Тому STEEL також розібрав ще один чіп — MediaTek Helio G99, недорогий SoC для смартфонів, виготовлений за технологією TSMC N6. Причина проста: TSMC N6 і SMIC 7 нм N+3 приблизно на одному рівні, одному й тому ж технологічному вузлі. Один виготовлений за допомогою найкращого західного обладнання, інший — в Китаї, за умов експортного контролю. Помістивши обидва чіпи під один і той самий мікроскоп, сподіваємося, що зможемо розповісти повну історію.

Спочатку не порівнюйте з заголовком про Intel 18A, а подивіться на N+3 порівняно з N6. Чи досяг SMIC меншої відстані між металевими шарами в N+3 порівняно з N6? Проста відповідь: так, досяг.

Внутрішній мінімальний інтервал між металами у Kirin 9030 становить 32,5 нанометра, тоді як найменший інтервал між металами у Helio G99 на базі N6 — 40 нанометрів, що є значною різницею.

Але «тонші лінії» стосуються щільності — тобто скільки логіки можна розмістити в квадратному міліметрі, і це не вказує безпосередньо на загальну якість цього чіпа або цього ноду. Мінімальна відстань між металами — лише частина рівняння; вона не показує, наскільки швидко працюють логічні перемикачі чи скільки електроенергії вони споживають.

Якщо дивитися лише на щільність, SMIC дійсно це зробив. N+3 становить приблизно 113 мільйонів транзисторів на квадратний міліметр, а тайванська TSMC N6 — приблизно 108 мільйонів. Отже, так, останній DUV-нод SMIC має більшу щільність, ніж один з EUV-нодів.

Тоді, якщо немає EUV, як досягти густини рівня EUV? Є два способи, кожен з яких має свою ціну.

Перший прийом — багатократне патернування. EUV дозволяє за один раз отримати відносно дрібний патерн. Без EUV потрібно бути креативнішим. Спочатку наносять грубий патерн, потім по краях осаджують тонкий шар spacer, після чого етчать, використовуючи ці spacer як новий, більш дрібний маску. Це схоже на те, як намалювати лінію, обвести її з обох сторін, щоб отримати дві більш тонкі лінії, а потім повторити процес. Один цикл називається самосинхронізованим подвійним патернуванням (SADP), оскільки spacer утворюється самостійно вздовж існуючого патерну. Два цикли — це чотирикратне патернування (SAQP). Найтонший шар SMIC вимагає саме чотирикратної версії.

Кожен додатковий прохід додає ще один захисний екран, ще одну спробу налаштування та ще одну можливість помилки, що збільшує витрати та знижує вихід добрих виробів. «Ти ж знаєш, що я не люблю низький вихід добрих виробів.»

Другий прийом — DTCO, спільна оптимізація дизайну та технологічного процесу. Це означає, що проектування чіпа та виробничий процес більше не розглядаються як два окремі питання, а оптимізуються разом. На практиці це полягає у стисненні самої структури комірки: кожен транзистор використовує менше плавників, контакт затвору розміщується безпосередньо над активним затвором, а не збоку, або зменшується ізоляційний проміжок між сусідніми комірками.

Кожен трюк DTCO дозволяє зекономити трохи площі, але кожен з них робить транзистори більш хрупкими та складнішими для моделювання. Отже, SMIC дійсно наздогнав TSMC за щільністю на їхньому вузлі EUV, але за рахунок використання більшої кількості масок, більшої кількості етапів та більшої ймовірності невдач при brute force DUV. Це не можна вважати рівним результатом.

Густота виглядає досить вражаюче, але саме це й є місцем, де все починає руйнуватися. Бо площа — це найлегший параметр для зміни, тоді як споживання енергії та продуктивність значно складніші.

З того часу, як закон Деннара перестав діяти в середині 2000-х, старе правило, назване на честь Роберта Деннара (менші транзистори — швидші та енергоефективніші), більше не працює. Безкоштовне масштабування закінчилося; після переходу на DTCO швидкість та ефективність доводиться досягати окремо — неможливо мати і те, і інше.

Це саме те, що можна побачити на вузлі SMIC N+3. Kirin 9030 Pro — відносно щільний чіп, але його продуктивність приблизно відповідає флагманським пристроям Android три роки тому. У порівнянні з найкращими рішеннями сьогодні від Apple, Qualcomm, MediaTek та Samsung, вони взагалі не одного рівня. Різниця в ефективності ще більша, ніж різниця в швидкості.

Найбільш яскравий приклад — це маленькі енергоефективні ядра Apple, справді дуже маленькі. Цілочисельна продуктивність ядер E Apple перевищує продуктивність великих ядер Prime Core від Huawei, при цьому споживаючи лише близько 1 Вт, тоді як великі ядра Huawei витрачають 4,5 Вт. За продуктивністю на такт, великі ядра Prime Core Huawei приблизно відповідають рівню Arm Cortex-X2 — дизайну 2021 року. Щиро кажучи, це досить гідний інженерний досягнення. Але Apple M1 2020 року, за аналогічного споживання енергії, була швидшою на 35% за продуктивністю на такт. А нинішні лідери в цій галузі випереджають обидва ці рішення на кілька кроків.

Отже, N+3 має незначну перевагу за щільністю порівняно з TSMC N6, але N6 — це вже кілька років томушній вузол. Apple та Qualcomm вже виробляють чіпи на N4, N3 — більш щільні, і з кращою кривою напруги-частоти. У кінці цього року з’являться чіпи на основі N2. У них більше транзисторів, і кожен з них перемикається швидше при нижчому споживанні енергії. SMIC, схоже, вибрав неправильний напрямок розвитку. Лінії стали тоншими, щільність зросла, але фізичні характеристики вузла не встигли за цим.

Порівняйте N+3 і найновішу 18A від Intel — контраст стає ще помітнішим. Теоретично 18A може досягти міжметалічного інтервалу 32 нм, що відповідає N+3. Але в Panther Lake Intel активно використовує високопродуктивні клітинки, тому міжметалічний інтервал було збільшено до 36 нм.

Згідно з проектними цілями, більш вільний інтервал M0 також приносить переваги щодо витрат і виходу доброї продукції, оскільки зменшує складність. Але це працює лише за умови, що у вас є вільний вибір, де і як зменшувати, що означає: заголовок «тонше, ніж у Intel» хоча й правдивий, не відображає конкурентоспроможність. Цифри справді існують, але вони вимірюють те, що не визначає переможця.

Щодо щільності транзисторів, 18A явно перевершує N+3, навіть якщо інтервали між металами трохи більші. Бо, як і чіпи — це не тільки щільність, а й щільність — це не тільки інтервал між металом M0. Зворотне живлення дозволяє зробити інтервали між металами на передній стороні меншими, оскільки живлення подається зі зворотного боку чіпа.

Тоді чому всі все ще бояться Китаю? Бо відставання на кілька років і повна зупинка — це дві різні речі.

SMIC ще має простір для росту на DUV. Більш дрібні нижні метали, наприклад M0, є лише першим металічним шаром, а далі йдуть ще багато шарів. Більш короткі комірки, більш щільний шаг решітки. На папері майбутній N+4 теоретично зможе наздогнати щільність TSMC N5, а N+5 зі зворотним живленням — до рівня щільності Intel 18A. Але ще раз підкреслюю: це лише щільність, споживання потужності та продуктивність не встигають.

Суть у тому, що складність накопичується. Кожна оптимізація окремо виглядає логічно, але без EUV, щоб об’єднати їх усі, кожен новий нод стає повільнішим, дорожчим і менш терпимим. Ви можете продовжувати лазити по стіні, але стіна буде ставати все крутішою.

Експортні обмеження не зупинили Китай, а лише змінили задачу, яку Китай розв’язує.

І знання поширюються. SMIC було вимагано надати ліцензії на N+2 і N+3 іншим вітчизняним виробникам відтисків. Якщо цей досвід технологій потрапить на прискорювачі ШІ, точка зупинки більше не буде окремою виробничою фабрикою, яку можна санкціонувати, а цілою екосистемою.

Швидкий огляд виробничого процесу SMIC 7 нм N+3. Без EUV, ще без заднього живлення. Вища складність, вища вартість, реальна різниця в ефективності. За всіма ключовими показниками передньої лінії, Китай не наближається до TSMC, Intel та Samsung. Це добре видно під мікроскопом.

Але «відставати від передових технологій» і «не мати значення» — це дві різні речі. Якщо китайські чіпи настільки хороші, що їх можна використовувати у смартфонах, висновках, мережах, будь-яких сферах, де важлива безпека — це перемога. Китаю не потрібно стати TSMC, щоб мати значення. Їм потрібно лише стати настільки хорошими, щоб зовсім не потребувати TSMC.

Усі матеріали у відео надані STEEL: анотації, аналіз на рівні блоків, електронні мікроскопічні зображення, що прямо перетинають логіку та пам’ять. У відео багато речей не розгорнуто: повний технологічний процес, аналіз матеріалів, вимірювання фінів, розбір упаковки. Якщо хочете глибокого аналізу останнього ноду SMIC, перегляньте розбірку від SemiAnalysis — посилання у описі відео.

Це перший публічний звіт STEEL, і пізніше з’явиться ще багато таких. Якщо вам подобається такий контент, підпишіться. «Мені дуже цікаво почути вашу думку про це. Чи достатньо добре, щоб більше не потрібна була TSMC? Напишіть мені в коментарях».

Організація та компіляція: Shenchao TechFlow