ChainCatcher relata que, segundo fontes da indústria de materiais em 2 de setembro, a TSMC espera continuar utilizando a tecnologia tradicional de microbumps, em vez de hybrid bonding, para o empacotamento avançado que conecta a memória de alta largura de banda (HBM) aos aceleradores de IA. Considerando o ciclo de desenvolvimento dos materiais envolvidos, microbumps com espaçamento mais fino devem continuar sendo utilizados até a fase tardia do HBM4 e a fase inicial do HBM5. A TSMC já solicitou a parceiros de materiais e equipamentos o desenvolvimento de soluções de bonding e underfill para microbumps de aproximadamente 5 micrômetros. Fornecedores da Coreia e do Japão já começaram o desenvolvimento, com a produção em massa de microbumps de 5μm prevista para o segundo semestre de 2028. Atualmente, a altura dos microbumps na terceira geração expandida de HBM, ou seja, HBM3E, é de cerca de 15–25μm, enquanto o HBM4 está próximo de 10μm. Fornecedores japoneses de materiais anteriormente afirmaram ser difícil garantir qualidade abaixo de 15μm. A redução e o afinamento dos microbumps são motivados pelas limitações de altura do cubo HBM e pela necessidade de maior densidade de interconexão. A JEDEC estabelece uma altura máxima de empilhamento HBM de 775μm. No empacotamento avançado CoWoS da TSMC, os empilhamentos HBM pré-assemblados pelos fornecedores de GPU e memória são montados sobre o substrato de silício por meio de microbumps; o empilhamento de 16 camadas de chips DRAM é realizado dentro do pacote HBM por fornecedores como SK hynix e Samsung Electronics. As primeiras e segundas gerações de HBM utilizavam microbumps maiores de solda, e os microbumps tornaram-se predominantes por volta da geração HBM3. A SK hynix utiliza o processo MR-MUF, enquanto a Samsung Electronics utiliza TC-NCF. O hybrid bonding permite interconexões mais finas e densas por meio do bonding direto de pads de cobre; a TSMC já o aplica na plataforma SoIC para empilhamento de chips lógicos, mas o HBM ainda utiliza microbumps para conectar-se ao intermediário.
A TSMC continuará a usar o empacotamento com micro-bump para HBM até o HBM5
ChaincatcherCompartilhar
A TSMC manterá o empacotamento com micro-bumps para HBM em chips de IA até o HBM5, segundo o ChainCatcher. A empresa está trabalhando com fornecedores em uma solução de bump de 5 microns para produção em massa em 2028. O HBM3E utiliza bumps de 15–25μm, enquanto o HBM4 está migrando para 10μm. Traders que avaliam a relação risco-recompensa podem acompanhar como a tecnologia de empacotamento impacta o desempenho e os custos dos chips. A análise técnica para cripto sugere manter um olho atento aos ativos ligados aos semicondutores à medida que a adoção do HBM cresce.
Fonte:Mostrar original
Aviso legal: as informações nesta página podem ter sido obtidas de terceiros e não refletem necessariamente os pontos de vista ou opiniões da KuCoin. Este conteúdo é fornecido apenas para fins informativos gerais, sem qualquer representação ou garantia de qualquer tipo, nem deve ser interpretado como aconselhamento financeiro ou de investimento. A KuCoin não é responsável por quaisquer erros ou omissões, ou por quaisquer resultados do uso destas informações.
Os investimentos em ativos digitais podem ser arriscados. Avalie cuidadosamente os riscos de um produto e a sua tolerância ao risco com base nas suas próprias circunstâncias financeiras. Para mais informações, consulte nossos termos de uso e divulgação de risco.