A TSMC lidera o campo de optoeletrônica co-empacotada (CPO) em data centers, e a Broadcom e a NVIDIA já enviaram amostras ou entregaram switches CPO baseados na tecnologia da TSMC aos clientes.Autor e fonte do artigo: Wall Street Journal
Na corrida atual por "Óptica Co-封装" (CPO) no data center, a TSMC já obteve vantagem com o avanço dos produtos da Broadcom e da NVIDIA. Enquanto isso, a Samsung pode estar apostando suas fichas na próxima fase.
Em 12 de julho, a instituição PhotonCap publicou um artigo de pesquisa de campo, apontando que o CPO voltado para switches já passou oficialmente da fase de validação técnica para a fase de implantação por clientes.
A capacidade de fabricação e empacotamento avançado da TSMC nesse segmento já foi validada pelos primeiros projetos comerciais de alto nível. Mas o cenário futuro será muito mais complexo do que o atual switch CPO.
Quando o I/O óptico (interface óptica de interconexão) se aprofundar dentro do pacote onde estão os chips de computação heterogênea (XPU) e a memória de alta largura de banda (HBM), quem dominar o design coordenado desses três componentes redefinirá toda a dimensão da concorrência do setor.
O vice-presidente sênior da Samsung Electronics, Won-Kyoung Choi, propôs em 9 de julho na Nano Korea que a empresa está desenvolvendo um empacotamento avançado 2.xD, visando integrar HBM, chips lógicos e chips de fotônica de silício em um único pacote. Essa direção visa o I/O óptico para empacotamento de computação de IA no futuro.
Atualmente, TSMC lidera o “CPO de comutadores”
No mercado atual de CPO, TSMC é o líder indiscutível.
Pesquisas indicam que o switch Ethernet CPO de 102,4 Tbps da Broadcom, baseado na plataforma COUPE (Compact Universal Photonic Engine) da TSMC, já foi amostrado para clientes iniciais.
Ao mesmo tempo, os switches fotônicos Quantum-X da NVIDIA já começaram a ser enviados, e os switches de rede Ethernet Spectrum-X já entraram na fase de produção, com os primeiros adotantes sendo CoreWeave, Lambda e Oracle.
O ponto em comum desta geração de produtos é que o motor óptico é implantado próximo ao ASIC do switch. Sua base de fabricação central é a madura tecnologia de fotônica em silício da TSMC e sua capacidade de empilhamento SoIC 3D.
Nesta arquitetura, a competição concentra-se na pilha, ligação e integração dos circuitos integrados de fótons (PIC) e circuitos integrados eletrônicos (EIC) com o pacote do comutador. Nesta fase, o HBM não é um componente necessário.
Em comparação, o roadmap da Samsung para a solução "turnkey" CPO publicamente anunciada tem como meta o ano de 2029. Se medido pela quantidade atual de unidades CPO de switches entregues e pela validação dos clientes, a Samsung ainda não alcançou o ritmo comercial equivalente ao da TSMC.
A ansiedade pelo consumo de energia impulsiona os motores ópticos a se aproximarem dos chips de computação
A principal motivação para a migração da I/O óptica da nível de placa (board-level) para dentro do pacote é o consumo de energia.
Os materiais de apresentação preparados pela Samsung Foundry para a OECC 2026 revelam um passo crucial:
- Quando os módulos ópticos plugáveis são implantados em nível de placa, o consumo de energia por bit é de aproximadamente 10 pJ;
- Quando o motor óptico é colocado sobre o substrato próximo ao switch, o consumo de energia cai para cerca de 5 pJ;
- Se o I/O óptico for ainda mais aprofundado até a camada intermediária (interposer) próxima ao XPU, o consumo de energia poderá ser reduzido significativamente para cerca de 2 pJ.
A lógica central dessa mudança é "reduzir a distância de transmissão de sinais elétricos". Quanto mais próximo o motor óptico estiver do chip de computação, mais curta será a ligação elétrica, e menos regulação de sinal será necessária para compensar as perdas nas trilhas da placa e nos conectores.
Portanto, o empacotamento avançado tornou-se o elo chave para transformar a "vantagem de consumo físico" em "vantagem de produto comercial". Isso não significa que o CPO matará imediatamente os módulos ópticos plugáveis; ambos coexistirão a longo prazo em diferentes distâncias de transmissão e orçamentos de consumo.
Mas as previsões de dados da Samsung revelam que o mercado óptico removível tem uma taxa de crescimento anual superior a 25%, enquanto o mercado CPO apresenta uma taxa de crescimento anual de mais de 150%. Recursos de capital e P&D estão sendo intensamente direcionados para arquiteturas ópticas de alta integração.
Duas arquiteturas CPO, competição desalinhada entre Samsung e TSMC
Confundir “CPO do switch” com “XPU-HBM optical I/O” subestima gravemente a complexidade da próxima fase da competição. Na verdade, são duas arquiteturas completamente diferentes:
O primeiro tipo é o atualmente dominante "CPO de switch". O motor óptico é colocado ao lado do ASIC do switch, e os produtos da Broadcom e da NVIDIA se enquadram nessa categoria. Ele resolve os problemas de consumo de energia e integridade do sinal em cenários de comutação de alta largura de banda. A vantagem competitiva da TSMC reside na tecnologia fotônica em silício, em ligações avançadas e na integração do封装 do switch.
O segundo é o pacote de I/O óptico voltado para o sistema XPU-HBM. Sua estrutura consiste na configuração simultânea de XPU (ou GPU), HBM e do motor óptico contendo PIC e EIC sobre o intermediário. Nesse caso, o I/O óptico deixa de ser um componente periférico do switch e torna-se verdadeiramente parte do “pacote de computação”.
O advanced packaging 2.xD proposto recentemente por executivos da Samsung visa exatamente essa direção. A solução planeja integrar HBM, chips lógicos e chips de fotônica de silício no mesmo pacote, expandindo a capacidade de pacote de sistema por meio de uma camada de reconfiguração em nível de painel (RDL), para atender à demanda por largura de banda massiva dos data centers de IA.
Para os investidores, a lógica de competição entre essas duas arquiteturas é totalmente diferente: a primeira testa apenas a fabricação e o empacotamento; já a segunda exige otimização conjunta profunda de computação, memória, óptica e empacotamento desde as fases iniciais do design.
A carta na manga da Samsung e as limitações práticas da taxa de bons chips multi-die
A maior vantagem diferenciadora potencial da Samsung reside em seu modelo de negócios "tríplice", que possui simultaneamente HBM, fabricação de chips lógicos e plataforma de fotônica em silício.
A TSMC, embora possua capacidades avançadas de fabricação lógica, tecnologia fotônica em silício e empacotamento CoWoS, não produz HBM por conta própria.
A Samsung já conseguiu conectar o HBM às suas capacidades de fabricação de semicondutores por meio do chip base SF4 e estabeleceu sua própria plataforma de fotônica em silício. Isso significa que, teoricamente, a Samsung pode realizar o design colaborativo interno da interface HBM, I/O lógico, motor óptico e gerenciamento térmico, sem depender dos fornecedores externos de memória.
O empacotamento 2.xD enfrenta um teste extremamente rigoroso de "rendimento de múltiplos chips". Quando chips lógicos, HBM, PIC, EIC e intermediários são inseridos no mesmo empacotamento, qualquer falha em um único componente resulta no descarte de todo o empacotamento caro.
O aumento no número de chips, a expansão da área de encapsulamento e o aumento da complexidade das ligações estão multiplicando a pressão sobre a taxa de rendimento e os riscos de custo.
Ao mesmo tempo, os concorrentes não estão parados. TSMC está avançando com a integração do COUPE e do pacote CoWoS, conectando-se ao HBM por meio de um ecossistema externo maduro.
Por outro lado, a gigante de armazenamento SK Hynix também está acelerando o desenvolvimento de capacidades avançadas de empacotamento, com sua fábrica de empacotamento avançado em Indiana, nos Estados Unidos, com investimento de US$ 3,87 bilhões, prevista para produção em massa em 2028, e já incluiu o CPO no seu plano de pesquisa e desenvolvimento de sistemas de memória.
A colaboração transversal entre óptica, memória e embalagem está se tornando um ponto focal comum em toda a cadeia de valor.
O único critério para determinar o resultado é o pedido.
A TSMC venceu a primeira rodada do CPO do switch, com sua vantagem baseada em amostras reais enviadas aos clientes, entrega de produtos e progresso na produção em massa.
Enquanto isso, a Samsung está apostando na próxima batalha: tentando aproveitar sua capacidade de integração vertical em HBM, lógica e fotônica de silício para alcançar uma ultrapassagem no campo de empacotamento de computação de IA.
Mas o mercado não deve equacionar o "plano técnico" com a "vantagem competitiva".
Nos próximos 12 meses, o único sinal mais importante para acompanhar no setor é: surgirá no mercado um pedido de design de cliente identificado, exigindo explicitamente que HBM, chip lógico e I/O óptico sejam empacotados juntos e contratados com a Samsung?
Se este pedido for concretizado, o "tríplice" da Samsung se transformará de um ativo em papel em uma verdadeira ferramenta comercial.
Se a realização for adiada por muito tempo, o caminho flexível construído pela TSMC com base em sua tecnologia líder e no ecossistema externo de HBM ainda será a escolha mais segura para as gigantes da IA.